(AMBA3, AXI)及內建 EMDMA(Enhanced Multimedia DMA)及 DDR2 Memory Controller，整體資料傳輸效能更可提高 60%。
完成開發 PAC Duo 嵌入式軟體技術，其中 H.264 decoding 執行效能較單一 DSP 提 升 58%。同時完成世界第一個 Android 實體共通平台，並成功將其中多媒體解碼連 接至 PACDSP 執行。
完成全球超低功耗、高整合性之 DVB-H RF tuner IC，low power CMOS RF tuner IC 除突破低電壓(1.2V)低電流及高線性度的要求外，已完成 7 案專利申請。
完成 PAC-solo FPGA 教學平台移轉，並透過教育體系 ESW (Embedded Software) 建 立教學課程，使使用者能進一步在此平台開發各式軟體與創新應用。
與 UIUC 合作開發 0.13 um 600 MS/s time-interleaving SAR ADC，採用 Adaptive Digital Equalization 技術，功耗只有 30uW，SFDR 可達 60dB，將刊登於 ISSCC 2009。
2.國際合作
美國加州大學聖塔巴巴拉分校(University of California Santa Barbara, UCSB)
針對 Advanced High Speed Serial Link Transceivers 之架構與測試技術進行相關議 題討論：
－完成具內建測試接收器 behavior model 建立，並加入數位化類比測試功能。而 此測試技術包含三項重大成果：
技術特點 1：控制接收器中 XTalk canceller coefficients (c1~c3)，來產生出具 有不同抖動成分的資料訊號，藉以取代傳統測試時所需之 Bit Error Rate Tester (BERT) ->可大幅降低測試成本。
技術特點 2：Scan out 等化器的 coefficients，並搭配 Eye-opening index ()公 式，實現 go/no-go 測試 -> 可降低測試複雜度與測試成本。
技術特點 3：適當改變等化器輸入與輸出間之相位關係，將在不直接測試高 速節點條件下可從 coefficients 變化情形判斷每個 tap 操作正確性 -> 可提高
「International Embedded Multi-Core Workshop－國際多核技術研討會」，共有 250 多位學業界相關人員共襄盛舉；會中邀請國際大廠如 ARM、Toshiba (CELL-Venezia)、nVIDIA、Google，以及學術研究單位如日本早稻田大學、中 國科學院、台灣大學及 IMEC 等專家學者，分享多核技術研發經驗，並藉此進 行技術交流，提供國內學業界發展適合之多核心處理器系統。
3.其他重要具體成果說明
矽晶數位電視調諧器 DVB-H tuner IC，係採用 1.2V TSMC 0.13m CMOS 製程所開 發，其 10% time slicing 模式下最高功耗為 11.4mW，連續接收模式下最高功耗僅 為 11.4mW，而 Area 也僅為 7.2mm2。此技術獲得工研院 FY97 傑出研究金牌獎。
(二)晶片中心_晶片設計與驗證環境實驗室建構分項
1.支援「無線感測網路關鍵技術發展計畫」、「寬頻無線通訊關鍵技術發展計畫」、
支援無線多媒體系統晶片關鍵技術發展計畫。
2.支援「WiMAX+WiFi 實驗網路建置計畫」、「用於手持多媒體裝置之行動資訊網技 術」、「有效應用於最後一哩之無線寬頻多徑傳輸電路技術」、「Broadband Wireless
專之「SoC Power and Noise Analysis Platform」。
(三)資策會_數位家庭無線通訊技術發展計畫
1.提出專利「封包傳輸系統與用於該封包傳輸系統之封包傳輸方法、封包更新方法、
主控裝置及其電腦程式產品」，申請台、中、美、韓四地區專利。本篇專利 以移動 節點探知技術，取代傳統的全域式廣播，順利突破傳統區域性無線感測網路的限制，
並已實際應用於台北港無線感測高效率貨櫃作業示範計畫中。
2.提出「長鏈狀無線網路之網路位址分配與給定方法以及路由方法」專利，申請台、
美、中三地專利。
3.提出「多階段搜尋式無線感測網路佈建系統核心」專利，申請台、美、中三地專利。
4.已經在重要國內外研討會中發表五篇會議論文、八篇國內雜誌文章。藉由期刊論文 的發表與相關的研究單位進行交流，以調整未來計畫研發方向。
5.發展長鏈狀無線感測網路技術，以 TDMA 分時存取技術為基礎，結合可動態調整 的資料彙整與壓縮技術，在大量節點時依然能保持最大資訊總流量；另外在此一基 礎之上開發新的網路層配址與路由技術，突破傳統感測網路 16 層的規模限制，同 時可保持橫向延伸的彈性與錯誤回復的容錯性。此項技術將有助於建置大規模的無 線感測網路。
6.針對傳統無線感測網路系統建置後難以擴充與管理的缺點加以改良，發展無線感測 網路抽象層遠端存取技術，以移動節點探知技術，取代傳統的全域式廣播，順利突 破傳統區域性無線感測網路的限制；同時結合定位技術、路徑統計與預測，進行區 域多點傳輸，大幅降低無線感測網路中 70% 以上的無效廣播封包。此項技術將有 助於建置高彈性、高負載的無線感測網路。
(四)學界科專
1.「晶片系統傳輸鏈之電路系統設計與驗證平台三年計畫」已發展一個嵌入式系統，
我測試技術亦多所著墨。預計未來將陸續實現自我修復技術及容錯電路設計技術。
工業局
(一)研究報告
包括「國內 IC 設計產業目前發展 SoC 之現況調查研究報告」、「國際間 SoC 發展 相關指標、技術發展與次世代產品趨勢分析報告」、「我國 SoC 發展現況與可行之策略 方案建議」等，分別提供產業界、政府有關單位如經濟部與 NSoC 國家計畫辦公室，
作為產業發展、技術開發與政策規劃之重要參考，增加各界在決策過程中之資訊透明 程度，減低決策之風險。
國科會工程處
(一)產出”結合等化與同步雙迴路架構之數位電視廣播接收機”的晶片，目前已量測完畢。
其核心晶片功耗為 30.78 mW，並且最高操作頻率可達到 65 MHz。提出應用在多輸入 輸出系統中之多層多路徑球面解碼器，加速找到最大可能解(maximum likelihood solution)的搜尋時間，解碼周期較傳統球面解碼器降低 50%。
(二)下線製作 a-Si 製程非同步 FIR 濾波器，也設計並下線了另一個更大型的影像處理器，
預計將可用於整合型數位相框之應用。
(三)搭配 ESL 應用技術，使用 System-C 語法，完成 H.264 視訊解碼器之系統架構，整合系 統規格，完成具有高效能、低功率消耗以及可測試性之 H.264 視訊單晶片系統。
(四)完成大部份 10 GBase-T(802.3an)系統硬體架構之設計、評估與量測,包含類比、混合及 數位信號處理技術。
(五)從系統架構、規格與介面、共同模擬驗證、電路設計以致於設計流程、完整通貫之 Gigabit 高速傳輸設計 SOC 設計技術。
(六)將感光二極體、微型線圈及介電泳電極等半導體元件以低溫複晶矽技術實現於玻璃基 板上，並初步完成各個元件功能的獨立驗證。
(七)實現開發 802.16e 接收端基頻電路晶片。該晶片可支援符合 802.16e 所提出的 OFDMA 系統規格。其通道估測和同步估測方法可應用在高達 120 公里車速下之劇烈通道變化
國科會自由軟體
(一)在無線寬頻通訊、多核心晶片系統、智慧行動終端、車載資通訊、數位生活等領域的 嵌入式系統軟體及相關應用軟體技術已發表 264 篇學術論文，其中包括國際期刊 68 篇、國內期刊 5 篇、國內會議 76 篇與國際會議 115 篇。
(二)推動 CMMI 導入自由軟體專案品質管理，並運用自由軟體鑄造廠平台進行專案管理，
有效提昇學術界研發計畫的執行品質。
(三)成立台北科技大學及雲林科技大學兩個自由軟體研發中心及補助成立 6 件整合型研究 計畫團隊，對提升學術界之自由軟體研發實力有相當大的貢獻。