2.3.1 積體電路封裝業
IC 封裝型態主要可以區分成兩大類，一類個是引腳插入型(PTH, Pin Through Hole)，另一類是表面黏著型(SMT, Surface Mount Technology)。常見 的引腳插入型封裝主要是 SIP、DIP 等。而表面黏著型方面，主要的產品有 SOP、QFP、BGA 等。由封裝技術的發展觀點，封裝是由傳統的邊緣引腳封 裝走向陣列(Array)封裝，也就是引腳插入型走向表面黏著型的方向發展。但 隨著系統產品可攜式的發展，封裝又朝尺寸更小如 CSP 或三維封裝的方向發 展。以下茲依據工研院經資中心之資料，就傳統、陣列、晶片尺寸封裝與三 維封裝分別介紹：
(一) 傳統封裝
1. 雙列插入型封裝(Dual In-Line Package, DIP)：DIP 是一種插件式雙邊引腳 封裝方式，封裝材料以塑膠(Plastic)為主，但亦有陶瓷(Ceramic)型態。由 於該封裝型態腳數低於 48 腳，技術層次低。
2. 小外型封裝(Small Outline Package, SOP)：SOP 大部分所使用的腳數仍侷 限在 64 隻腳以下，而大於 64 隻腳以上的電子元件則是轉往 LCC 或是 QFP 等。TSOP(Thin Small Outline Package)屬於 SOP 之薄型封裝，常用於記憶 體的封裝型態。
3. 塑膠晶粒承載器封裝(Plastic Leaded/Leadless Chip Carrier, PLCC)：PLCC 是塑膠晶粒承載器封裝，其 J 型引腳的封裝型態，可搭配插槽(Soket)使 用，適用於可程式化的邏輯 IC 與記憶體。
4. 四邊平面封裝(Quad Flat Package, QFP)：QFP 是四邊引腳的高腳數封裝型 態，常用於邏輯 IC 以及中低階的微元件的封裝。256 隻腳以下的 QFP 較 具有成本競爭優勢，但高過 256 腳後，有腳距過細、共平面度不高、引 腳容易彎曲等缺點較少使用。
(二) 陣列封裝
1. 針柵陣列(Pin Grid Array, PGA)：PGA 為針狀引腳，封裝型態可分為塑膠 及陶瓷兩種，以往常見的電腦用微處理器如 386、486、甚至是現在市場 主流的 Pentium、AMD K6 等，使用陶瓷的 PGA 封裝，散熱性非常優異 外，配合插槽使用方便組裝與更換是主因。
2. 球柵陣列(Ball Grid Array, BGA)：BGA 球柵陣列封裝，以基板及錫球取代 了傳統的金屬導線架，晶片上的 I/O 藉由銲線的方式連接到基板上的 Pad，再透過導通孔(via)連接到基板下方，錫球以陣列方式排列形成所謂 的 BGA 結構。所謂 BGA，中文譯為球柵列陣，意指 IC 封裝之接腳不再 從封裝體側面引線，改從封裝體的底部引線，採取點狀排列，且以銲錫 球作為接腳與焊點，因此採用 BGA 最大之好處在於可增加 IC 的接腳，
封裝製程之良率亦可提高，且電性良好。
3. 覆晶(Flip Chip, FC)：覆晶是一種晶片直接黏著(DCA；Direct Chip Attach) 的先進封裝技術。其封裝過程，首先在 IC Pad 面上長凸塊(Bump)，封裝 時將 IC Pad 面朝下，讓 IC Pad 面上的凸塊(Bump)與基板接合點連接，於 連接時若未使用異方性導電膠，則需進一步進行填膠(Underfill)之作業。
使用此技術最大的好處是可以縮短晶片與基板間的傳輸距離，適用於高 速元件的封裝；當採用微小之凸塊，則可成為高腳數封裝。
(三) 晶片尺寸封裝
晶片尺寸封裝(Chip Scale Package, CSP)是封裝體邊長小於晶片邊長 1.2 倍 的封裝型態，CSP 封裝依結構之不同可分為四類：(1)基板(Rigid Subtrate)；(2) 軟板(Flex Circuit)；(3)導線架(Lead Frame)；(4)晶圓尺寸封裝(Wafer-Level Package)，適用於以輕薄短小為訴求的個人攜帶型如行動電話、PDA 等系統 產品。
2.3.2 積體電路測試業
IC 測試型態可依 IC 產品類型大致區分為(1)邏輯測試；(2)記憶體測試；
(3)類比測試；(4)混合訊號 IC 測試；(5)RF IC 測試；(6) SoC 測試；(7)其 他測試如影像感測器測試等七類。由於國內 IC 測試以邏輯 IC(Logic IC)與 DRAM 為大宗，以下針對這兩項測試有較詳細的分析，其餘測試只做概略性 介紹。
1. 邏輯測試：邏輯 IC 的功能各異，因此需針對各別產品設計不同的測 試程式。IC 製程快速微縮下，IC 的功能不斷地提升，IC 的複雜度也 相對提高，使得測試的困難度增高，測試的所需時間增長。邏輯 IC
測試機也因為各家設計觀念之不同，其功能有極大的差異，程式撰寫 的技巧也截然不同。因此，不同機型間的程式轉換，需藉助所謂的轉 換軟體來處理。通常低階邏輯 IC 測試機器彼此間的轉換較為容易，
而高階邏輯 IC 的困難度則較高。
2. DRAM 測試：DRAM 內係利用電容器達充電目的，因此容易受干擾 而流失記憶內容，所以測試時除了模擬不同工作環境外，還需模擬不 同之干擾來源，由於干擾大部份來自 IC 本身的存取動作，故使用許 多特定的 Pattern 來檢測 DRAM 抗干擾的能力。DRAM 測試機可提供 測試 Pattern，比邏輯 IC 測試機需利用 CAD 工具產生程式方便。由於 測試 Pattern 之間有重疊現象，且各 Pattern 所耗時間差異甚大，因此 選擇測試 Pattern 並調整其中變數，以掌控成本及測試品質成為工程 師最大的挑戰。由於 DRAM 對抗干擾的能力較弱，因此測試機台的 準確度及穩定性相對重要，需定期校正、檢驗，以確保準確性與降低 誤放或誤宰機率。由於 DRAM 本身具有世界通行之規格，因此各種 DRAM 的測試機台大致相似，不僅內容相近，外形也相似，其與邏輯 IC 測試機台最大不同處，在於它可自動產生許多定型的測試 Pattern，
而且可平行測試大量 DRAM。
3. 類比測試：類比 IC 屬於線性訊號測試，由於電壓、電流等範圍較大，
其精確度與線性等特性量測不易，測試之困難度較一般邏輯測試為 高。
4. 混合訊號 IC 測試：混合訊號 IC 測試需執行數位與類比等兩種測試，
且類比訊號的測試難度高，而需要經驗豐富之工程人力。
5. 射頻 IC 測試：RF IC 是行動通訊產品興起後的熱門測試項目，由於 射頻 IC 使用電流較低，很容易受到外在環境電波與外接線路阻抗的 干擾，因此需建構防干擾的測試環境，而且週邊設備如針測卡與負載 板(Load board)等的線路設計與製造的精密程度都需特別注重情況 下，其測試的複雜與困難度高，進入障礙大。
6. 系統單晶片測試：系統單晶片(System-On-Chip, SoC)產品更是數位、
類比、記憶體、RF 與光電等的大整合，其測試複雜與困難程度可想 而知，且內含嵌入式矽智產(SIP)，因為無完整外接腳而無法測試進行 功能測試，則需要在 IC 內建立額外的測試線路，以便執行自我測試 (Built In Self Test, BIST)作業。SoC 測試不僅技術上困難，測試設備的 單價也貴得驚人(一部一億台幣左右)，從事 SoC 測試的進入門檻相當 高。