第五章 量測結果與性能分析
5.4. ADC 之測量結果分析
我們根據測量得到的電容誤差量分佈，調整各電容之誤差量後，以未校 正的 DNL 與 INL 測量資料為基準，使用 Matlab 軟體進行誤差量補償後，輸 出其 DNL 與 INL 圖形，以驗證我們的推測是否合理。
圖 5-26 為測量所得之電容相對誤差量分佈圖，為了方便比較重新繪製 如下。而圖 5-27 為我們根據測量結果所估計的電容相對誤差量分佈圖，我 們使用此組電容相對誤差量分佈，對校正前的測量結果重新進行校正。
圖 5- 26 誤差觀測模式所測量之電容相對誤差量分佈
圖 5- 27 根據誤差觀測模式之測量結果所估計的電容相對誤差量分佈
為了方便比較，我們將三種 DNL 圖形重新繪製如下。圖 5-28 為測量結 果之未校正前的 DNL 圖形、圖 5-29 為測量結果之校正後的 DNL 圖形、圖 5-30 為根據我們的推論後，調整電容誤差量，對測量所得之 DNL 圖形再次 校正後的 DNL 圖形。
LSB MSB
LSB MSB
圖 5- 28 測量得到的未校正之 DNL 圖形
圖 5- 29 測量得到的校正後之 DNL 圖形
圖 5- 30 根據測量結果調整電容誤差量且重新校正後的 DNL 圖形
比較圖 5-28、圖 5-29、圖 5-30，證明我們推測的電容相對誤差量是合
理的估計。但是 DNL 圖形上仍有兩點異常的問題發生：
第一點為三張 DNL 圖型，其左半部都有著相對較高的 DNL 值；第二點 為在 256、1280、2304、3328 這四點有相對較高的 DNL 值。
為了做更詳細的分析，我們以同樣的方式重新繪製各 INL 圖形於下頁。
圖 5-31 為測量結果之未校正前的 INL 圖形、圖 5-32 為測量結果之校正後的 INL 圖形、圖 5-33 為根據我們的推論後，調整電容誤差量，對測量所得之 INL 圖形再次校正後的 INL 圖形。
三張 INL 圖形有著和 DNL 圖形相同的趨勢，在 INL 分佈圖上，圖形之 左半部亦有著相對較高的 INL 分佈；而同樣在 256、1280、2304、3328 這四 個點上，也有著相對較高（或「負的較高」）之 INL 分佈。
有問題的四個編碼 256、1280、2304、3328 皆由電容 C4負責切換，但 電容 C4負責切換的編碼還有 768、1792、2816、3840 這四點，這四點並沒 有異常的 DNL 與 INL 分佈情形出現，故該異常大的 DNL 與 INL 值可能不 是由電容 C4之誤差所主導之可校正的線性誤差，它可能是由比較器或是某 些電路所造成的非線性誤差。
理論上，ADC 之 DNL 與 INL 分佈，若是由某顆電容之不匹配度所主導 的線性誤差，則在 DNL 與 INL 圖形上應該要呈現左右對稱之分佈。但在以 上各圖中並不是如此。由前面的測量分析結果來看，各 DNL 與 INL 圖形上 都有著明顯的左邊較大、右邊較小的分佈趨勢。
仔細觀察 INL 分佈之圖形呈現，其左邊較大、右邊較小的樣式，有點類 似三階函數之「N」狀波形，在圖 5-33 尤其明顯，故可以合理假設有一種三 階的非線性誤差被累積到 INL 分佈內，至於該種非線性誤差並不是此校正法 可以校正的範圍。
圖 5- 31 測量得到的未校正之 INL 圖形
圖 5- 32 測量得到的校正後之 INL 圖形
圖 5- 33 根據測量結果調整電容誤差量且重新校正後的 INL 圖形
根據以上理論推測， DNL 與 INL 之分佈圖形，呈現左邊較大、右邊較
小的問題，可能不是由電容之線性誤差所引起，它可能是由比較器或是其他 電路所引起的非線性誤差。值得一提的是我們所提出的校正演算法，對比較 器的性能有一定的要求，若所設計之前置放大器級與比較器設計的不夠好，
有一定機率出現這種異常大且不對稱分佈的 DNL 與 INL 圖形。
推測這種情形可能是晶片個案，在以往的測量經驗中，晶片的 DNL 與 INL 若主要由電容之線性誤差所引起，在 DNL 與 INL 圖形上應該是對稱分 佈。少數的晶片在測量結果中的確也會有 DNL 與 INL 圖形不左右對稱的情 形發生。在這種情況下我們會說該晶片之表現不佳，不對該晶片進行更詳細 的測量。但由於此次晶片中，校正演算法能夠正常動作之晶片僅此一個，晶 片本身良率並不算高，故在測量上沒有其它選擇。
將測量結果之未校正前的 DNL 與 INL 值、測量結果之校正後的 DNL 與 INL 值、以及根據我們的推論後，調整電容誤差量，對測量所得之結果再 次校正後的 DNL 與 INL 值，列表比較，如表 5-1 所示。
表 5- 1 各種條件下的 DNL 與 INL 值比較 Non-calibrated（LSB） Calibrated（LSB）
Calibrated with the better correction terms
（LSB）
DNL -1~+18 -1~+9 -1~+5
INL -8~+18 -6~+9 -5~+5
觀察重新校正後的 DNL 與 INL 圖形，我們根據測量結果所重新估計的 電容相對誤差量分佈應是可接受的估計。或許有其他組電容相對誤差量分佈 值可以達到更好的校正結果，但目前著重在由 ADC 之 DNL 與 INL 測量結 果來診斷其 DAC 之電容誤差量的研究並不多，故沒有更多的文獻可以幫助 我們做有條理的推測。我們整理測量所得之電容相對誤差量分佈值，與根據 測量結果所重新估計的電容相對誤差量分佈值之差異，如表 5-2 所示。
表 5- 2 測量所得之誤差量與估計所得之誤差量的差異
電容編號 測量所得之誤差量【A】
（LSB）
根據測量結果重新估計 之誤差量【B】（LSB）
差異量（LSB）
（B-A）
C7 -1.5 -1.8 -0.3
C6 -2.75 -3.2 -0.45
C5 -5.37 -3 2.37
C4 4.81 5 0.19
C3 1.91 2 -0.09
C2 1.45 3 1.55
C1 0.72 1 0.22
由表 5-2 可知，其中最大的差異約為 2.37 個 LSB，約相對於 0.5mV，這 或許是我們的比較器級性能不佳所導致。若欲分辨的電壓差值小於 0.5mV，
則有可能使比較器級呈現亞穩態（Meta-stable）之現象。而其餘的電容之測 量結果所得到的相對誤差量值，雖不中亦相去不遠矣。
且由表 5-2 還可以觀察到兩個現象：
第一為 MSB 電容 C7之相對誤差量並非最大。理論上該電容由 64 個單 位電容並聯形成，其走線最長，所佔之面積最大，在一般教材或是論文中，
都會假設該 MSB 電容之誤差量為最大，且假設該電容之誤差影響了 ADC 之主要性能。但根據我們的測量結果得知並非如此，反而是電容 C6、電容 C5、電容 C4、之誤差量較大。
這有可能是因為採用 common-centroid 佈局法，電容 C7之誤差量反而因 為其並聯之電容數量較多而得到補償，或是在實際製程上，變異量較大的區 域剛好是在 C7之內側區域。然而這只是推測，若有更多的晶片測量結果才 使能此推測成立。
第二為在設計初期，我們假設了「若兩個 DAC 其位元數相同、走線相 同、佈局相同、則其相對誤差量分佈相同」，在此假設下，我們假設七位元
之 Main DAC 與七位元之 Calibration DAC 之誤差量分佈相同，而五位元的 Sub DAC 其誤差量則和 Main DAC 之第五位元以下相同。如此，在設計的初 期進行一些電路可行度分析。
為了證明此一假設，我們引用推測所得的電容相對誤差量分佈值，對先 前學長之晶片測量結果以同樣手法進行校正，校正後得到的卻是一個毫無章 法、且表現更差的 INL 圖形。則我們可以說，此假設不成立，即使「兩個 DAC 其位元數相同、走線相同、佈局相同」，其中各電容的相對誤差量分佈 卻應該看成兩個獨立事件。
綜合學長的晶片與此次晶片之測量結果發現，我們提出的演算法有效，
但是其基本假設是「有個能分辨出微小差異，且沒有 Offset 影響的比較器 級」。故目前所使用的該種比較器級之架構，是需要重新檢討其設計的。在 未來的設計上，需要重新設計一種可靠度較高，且 Offset 影響較小的比較器 級。或是引用一種校正比較器之非線性誤差的演算法[33]，亦可自行設計一 種適合用於我們的架構中，且能校正比較器之非線性誤差的演算法。若同時 將供應電壓提升到 1.8 伏特，則在前置放大器與比較器之設計上將會變的更 加簡單，期望能修正剩餘之非線性誤差量。