應用於24 GHz 連續調頻雷達之0.18 μm CMOS 低雜訊放大器與混波器

(1)

國立交通大學

電信工程研究所

碩

士

論

文

應用於 24 GHz 連續調頻雷達之

0.18 µm CMOS 低雜訊放大器與混波器

0.18 µm CMOS Low Noise Amplifier and Mixer

for 24 GHz FMCW Radar Applications

研究生：林明緯 (

Ming-Wei Lin)

指導教授：鍾世忠教授 (Dr.

Shyh-Jong Chung)

中

華

民

國

九

十

九

年

七

月

(2)

應用於 24 GHz 連續調頻雷達之

0.18 µm CMOS 低雜訊放大器與混波器

0.18 µm CMOS Low Noise Amplifier and Mixer

for 24 GHz FMCW Radar Applications

研究生：林明緯 Student：Ming-Wei Lin

指導教授：鍾世忠 Advisor：Shyh-Jong Chung

國立交通大學

電信工程研究所

碩士論文

A Thesis

Submitted to Institute of Communication Engineering

College of Electrical Engineering and Computer Science

National Chiao Tung University

in partial Fulfillment of the Requirements

for the Degree of Master of Science

In communication Engineering

July 2010

Hsinchu, Taiwan, Republic of China

中

(3)

應用於 24 GHz 連續調頻雷達之

0.18 µm CMOS 低雜訊放大器與混波器

研究生：林明緯指導教授：鍾世忠博士

國立交通大學電信工程研究所

摘要

在本篇論文中，使用標準 0.18 µm CMOS 設計應用於 24 GHz 連續調頻雷達的兩個電路。第一個電路為低功率消耗、高增益的低雜訊放大器。第二個電路為低雜訊放大器與混波器的整合設計。第一個電路包含三個部分: (1)兩個共源級電晶體採用電流再利用結構 (2) 加入中間級匹配與增益提升架構的疊接組態，以進一步提升增益 (3)為了量測考量，源級隨耦器作為輸出緩衝級。實作量測的中心頻為 22.7 GHz，增益為 18.95 dB，雜訊指數為 5.8 dB，消耗 11.3 mW 的功率。輸入 1-dB 增益壓縮點(IP1dB)與輸入三階截止點(IIP3)分別為 -26 dBm 與-16.5 dBm。晶片面積為 0.47 mm2。另一個電路為 LNA 與混波器的整合設計。採用折疊式混波器，以提升混波器的線性度，降低對整體電路線性度的影響。模擬之轉換增益為 13.2 dB，雜訊指數為 4.6 dB，功率消耗為 12 mW。IP1dB與 IIP3 分別為-25 dBm 與-12.5 dBm。晶片面積為 0.68 mm2。

(4)

0.18 µm CMOS Low Noise Amplifier and Mixer

for 24 GHz FMCW Radar Applications

Student: Ming- Wei Lin Adivisor: Dr. Shyh-Jong Chung

Institute of Communication Engineering

National Chiao Tung University

Abstract

In this thesis, two circuits are designed for 24 GHz FMCW applications in standard 0.18 µm CMOS technology. The first circuit is a low power and high gain low-noise amplifier (LNA). The second circuit is an integration of LNA and mixer.

There are three parts in the first circuit: (1) a current-reusing structure including two common source transistors, (2) a cascode topology with inter-stage matching and gain-boosting designs to further increase the gain, (3) a source follower as an output buffer for measurements. The fabricated LNA has a gain of 18.95 dB and a noise figure of 5.8 dB at center frequency of 22.7 GHz, while consuming 11.3 mW. An input 1-dB compression point (IP1dB) and an input third-order intercept point (IIP3) are -26 dBm and -16.5 dBm,

respectively. The chip size is 0.47 mm2.

The other circuit is the integration of LNA and mixer. The folded-switching topology is adopted to increase linearity of the mixer and reduce the effects on whole circuit linearity. The simulation exhibits a gain of 13.2 dB and a noise figure of 4.6 dB, while consuming 12 mW. An IP1dB and an IIP3 are -25 dBm and -12.5 dBm, respectively. The chip size is 0.68 mm2.

(5)

致謝

時光匆匆，光陰似砲彈，兩年的碩士研究生涯即將結束。本論文的完成，有賴於多方的協助，在此由衷的感謝你們!首先感謝指導教授鍾世忠博士，在這期間的指導，使學生在研究方面有所成長。感謝口試委員:邱煥凱教授、張盛富教授、孟慶宗教授、張志揚教授，對論文上的指導與建議，使本論文更加完備。感謝學長姐、同學在課業上的互相砥礪與生活上的陪伴。感謝學長清標、孝璁、佩宗與竣義在各方面的幫助；感謝隔壁實驗的同學冠豪，在研究與重訓的討論；感謝共同合作的同學郁凱。最後要特別感謝父母親，因為有你們辛苦的栽培與支持，才能讓我無後顧之憂的完成學業。

(6)

第

第 1 章

章

章研究內容與緒論

研究內容與緒論

研究內容與緒論 ... 1

1.1 背景及動機背景及動機背景及動機 ... 1 背景及動機 1.2 雷雷雷達的分類雷達的分類達的分類 ... 3 達的分類 1.3 論文組織論文組織論文組織 ... 4 論文組織

第

第 2 章

章

章基本概念與震盪源頻率選擇

基本概念與震盪源頻率選擇

基本概念與震盪源頻率選擇 ... 5

2.1 FMCW 原理原理原理原理... 5 2.2 雜訊雜訊雜訊雜訊 ... 8 2.2.1 熱雜訊熱雜訊熱雜訊熱雜訊 ... 8 2.2.2 CMOS 電晶體之雜訊電晶體之雜訊電晶體之雜訊 ... 9 電晶體之雜訊 2.2.3 雜訊指數雜訊指數雜訊指數雜訊指數(Noise Figure, NF) ... 12 2.3 非線性效應非線性效應非線性效應非線性效應... 13 2.3.1 增益壓縮增益壓縮增益壓縮增益壓縮 ... 13 2.3.2 交互調變交互調變交互調變交互調變 ... 14 2.4 VCO 參數與操作頻率的關聯參數與操作頻率的關聯參數與操作頻率的關聯參數與操作頻率的關聯 ... 16 2.5 接收機架構接收機架構接收機架構 ... 20 接收機架構

第

第 3 章

章

章 24 GHz 低雜訊放大器設計

低雜訊放大器設計

低雜訊放大器設計 ... 22

3.1 常用低雜訊放大器架構簡介常用低雜訊放大器架構簡介常用低雜訊放大器架構簡介 ... 22 常用低雜訊放大器架構簡介 3.2 製程簡介與設計考量製程簡介與設計考量製程簡介與設計考量製程簡介與設計考量 ... 27 3.3 電晶體偏壓與尺寸選擇電晶體偏壓與尺寸選擇電晶體偏壓與尺寸選擇 ... 33 電晶體偏壓與尺寸選擇 3.4 第一級第一級第一級: 電感性源極退化與電流再利用第一級電感性源極退化與電流再利用電感性源極退化與電流再利用 ... 35 電感性源極退化與電流再利用 3.5 第二級第二級第二級: 疊接組態第二級疊接組態疊接組態 ... 36 疊接組態 3.5.1 增益提升增益提升增益提升增益提升 ... 37 3.5.2 CS 與與與與 CG 中間級匹配中間級匹配中間級匹配 ... 40 中間級匹配 3.6 輸出緩衝級與整體架構輸出緩衝級與整體架構輸出緩衝級與整體架構 ... 43 輸出緩衝級與整體架構 3.7 量測結果量測結果量測結果 ... 46 量測結果

第

第 4 章

章

章低雜訊放大器與混頻器整合設計

低雜訊放大器與混頻器整合設計

低雜訊放大器與混頻器整合設計 ... 49

4.1 混頻器簡介混頻器簡介混頻器簡介[6][8] ... 49 混頻器簡介 4.2 整合設計整合設計整合設計 ... 53 整合設計 4.2.1 低雜訊放大器低雜訊放大器低雜訊放大器低雜訊放大器 ... 53 4.2.2 折疊式混波器折疊式混波器折疊式混波器折疊式混波器 ... 55 4.2.3 整體架構與模擬結果整體架構與模擬結果整體架構與模擬結果整體架構與模擬結果 ... 55

第

第 5 章

章

章結論

結論

結論 ... 61

(7)

參考文獻

參考文獻 ... 63

圖目錄

圖 1.1 追撞事故肇因 ... 2 圖 1.2 反應時間與失事率關係圖[1] ... 2 圖 1.3 追撞發生前踩煞車的時間點[2] ... 2 圖 1.4 [4] (a)脈衝波雷達與(b)FMCW 雷達 ... 4 圖 2.1 線性鋸齒波頻率調變 ... 5 圖 2.2 都卜勒效應示意圖 ... 6 圖 2.3 目標物靠近雷達 ... 6 圖 2.4 線性三角波頻率調變(目標物靠近雷達) ... 7 圖 2.5 電阻熱雜訊模型 (a)等效雜訊電壓 (b) 等效雜訊電流 ... 8 圖 2.6 雜訊功率量測 ... 9 圖 2.7 通道熱雜訊 ... 9 圖 2.8 MOSFET 分佈電阻 (a) 分佈電阻示意圖 (b) 以集總電阻等效 ... 10 圖 2.9 多指叉式佈局 ... 10 圖 2.10 感應閘極雜訊 (a)示意圖 (b)等效雜訊電流... 11 圖 2.11 氧化層與矽基板的不連續鍵結 ... 12 圖 2.12 電晶體雜訊功率頻譜密度 ... 12 圖 2.13 多級串接 ... 13 圖 2.14 輸入與輸出關係圖 ... 14 圖 2.15 非線性系統中的交互調變 ... 14

圖 2.16 IIP3 (a)三階截距點示意圖 (b ) Two Tone 測試交互調變失真 ... 15

圖 2.17 多級串接 IIP3 ... 16 圖 2.18 交連耦合 VCO ... 16 圖 2.19 MOS 可變電容 Q 值隨頻率迅速衰減 ... 18 圖 2.20 相位雜訊圖... 19 圖 3.1 電阻匹配式放大器 ... 22 圖 3.2 並串回授式放大器 ... 23 圖 3.3 1 g 匹配放大器_m _{... 23} 圖 3.4 源極電感性退化放大器 ... 24 圖 3.5 電晶體加入源極電感之等效轉導 ... 24 圖 3.6 源極電感性退化放大器小訊號模型 ... 25 圖 3.7 源極電感性退化放大器阻抗匹配與雜訊匹配 ... 26 圖 3.8 TSMC CMOS 0.18 µm 剖面圖 ... 28 圖 3.9 偏壓電阻 ... 28 圖 3.10 電阻器 (a)N 井電阻 (b)重摻雜電阻 (b)多晶矽電阻... 29

(8)

圖 3.11 MIM 電容 (a)無金屬屏蔽 (b)有金屬屏蔽 ... 30 圖 3.12 電感[16][17] (a)俯視圖 (b)基版損耗示意圖 (c)等效電路 ... 31 圖 3.13 RF GSG Pad 與接地屏蔽... 31 圖 3.14 DC PGP Pad 與 Bypass 電容 ... 32 圖 3.15 LNA 個級簡述... 32 圖 3.16 考慮 Pad 寄升效應 ... 33 圖 3.17 電流密度與 NFmin關係圖[20] ... 34 圖 3.18 電流密度、轉導與V_GS關係圖 ... 34 圖 3.19 電晶體寬度與 MAG 和 NFmin ... 35 圖 3.20(a)傳統雙級低雜訊放大器 (b)電流再利用低雜訊放大器 ... 36 圖 3.21 電流再利用小訊號模型 ... 36 圖 3.22 利用回授使增益提升 ... 37 圖 3.23 主動式回授[26] (a) 增益提升架構 (b) IIP3 分析 ... 37 圖 3.24 電容回授 ... 39 圖 3.25 線性增益提升 (a) 架構圖 (b) 小訊號模型 ... 39 圖 3.26 疊接組態及其寄生電容 ... 41 圖 3.27 疊接組態中間級匹配 ... 41 圖 3.28 中間級匹配之史密斯圖 ... 42 圖 3.29 CG 閘極阻抗 (a) 無中間級匹配 (b) 有中間級匹配... 43 圖 3.30 Zp在史密斯圖的位置 ... 43 圖 3.31 輸出緩衝級 (a)源極隨耦器 (b)小訊號模型... 44 圖 3.32 整體架構 ... 45 圖 3.33 LNA 電路佈局... 45 圖 3.34 晶片照片圖... 46 圖 3.35 S 參數 ... 46 圖 3.36 雜訊指數 ... 47 圖 3.37 量測增益壓縮@ 22.7 GHz ... 47 圖 3.38 量測三階截止點(IIP3) @ 22.7 GHz ... 47 圖 4.1 單平衡混波器 ... 49 圖 4.2 混波原理 ... 50 圖 4.3 雙平衡混波器 ... 51 圖 4.4 三種源級退化 LNA ... 53

圖 4.5 LNA 組態特性比較(a) MAG (b) NFmin ... 54

圖 4.6 折疊式混波器 ... 55 圖 4.7 整體架構 ... 56 圖 4.8 變壓器立體結構 ... 56 圖 4.9 晶片佈局(1.15×0.59=0.68 mm2 ) ... 57 圖 4.10 輸入與輸出反射損耗 ... 57

(9)

圖 4.11 轉換增益 ... 58 圖 4.12 雜訊指數 ... 58 圖 4.13 增益壓縮點 ... 59 圖 4.14 三階截止點 ... 59 圖 4.15 隔離度 ... 60 圖 5.1 射頻放大器示意圖 ... 62

表目錄

表 1.1_{[3]各種感測系統之比較 ... 3} 表 3.1_{LNA 輸入阻抗匹配架構比較 ... 27} 表 3.2_{LNA 各級考量 ... 32} 表 3.3 模擬與量測比較表 ... 48 表 3.4 設計之 LNA 與其他發表論文比較表 ... 48 表 _{4.1 模擬之規格表 ... 60}

(10)

第

第1章

章

章研究內容與緒論

研究內容與緒論

1.1 背景及動機

背景及動機

世界各國的經濟發展帶動機動車輛的快速成長，由其是中國大陸、印度、東協六國等新興市場，其成長幅度更是驚人，而道路建設無法完全負荷汽機車的成長速度，以及各種複雜的交通環境等等的問題，提高了交通事故的發生率。根據世界衛生組織(WHO) 的調查報告，全球每年因交通事故所造成的死亡人數達 120 萬，另外有 5,000 萬人因此受傷，因此世界各國政府、車廠無不致力於汽車安全的研究。根據統計，大部分的交通事故都與駕駛者的分心有關，例如圖 1.1 顯示追撞事故肇因中有 88%與駕駛人的不專心有關。根據圖 1.2[1]，駕駛人如能多 0.5 秒之反應時間，則車輛追撞之機率可減少 60%；多 1 秒，則追撞機率可減少剩下 10% ；多 2 秒，則追撞、對撞、於十字路口相撞的機率都會降至零。圖 1.3[2]顯示年紀越長的駕駛則越晚踩煞車，換句話說，年紀越長的駕駛人需要更多的反應時間。這些統計資料說明，若提供駕駛人即時的行車資訊與碰撞預警功能，就可以增加駕駛人的反應時間，有效地降低交通事故的發生。汽車雷達系統的作用即在利用先進的電子設備，輔助人類感測能力的不足，偵測車輛周遭的狀況，如其他車輛、行人、或路上障礙物的相對位置、速度與加速度等訊息，並即時通知駕駛人採取必要措施（如加速、減速或保持車道等），降低道路事故風險，達到車輛駕駛安全的目的。

根據美國聯絡車隊(US fleets of tractor-trailers)的四年資料，Eaton-Vorad 的防撞警告系統降低了總計可防止事故平均值的 50% (國家高速公路交通安全管理局(National Highway Traffic Safety Administration, NHTSA)資料)，甚至可達 70% (Eaton-Vorad 資料)。現有的雷達晶片是由昂貴的材料製成，如砷化鎵(GaAs)以及磷化銦(InP)，目前車用雷達的電子元件成本高達數百美元。而新採用 CMOS 技術的雷達晶片可能只要 10 美元就能生產。CMOS 雷達晶片將是每一輛汽車都能配備得起的，讓每一個買得起汽車的

(11)

人，也都能選擇配備汽車雷達，用幾美元就能夠拯救生命，藉此提升全世界人類的生活水準。

圖 1.1 追撞事故肇因

圖 1.2 反應時間與失事率關係圖[1]

Average time brake applied prior to impact

2.2 1.8 1 0 0.5 1 1.5 2 2.5 3 13-19 20-64 65+ Driver Age S ec o n d 圖 1.3 追撞發生前踩煞車的時間點[2]

(12)

1.2 雷達的分類

雷達的分類

實現測距防撞功能的技術可有多種選擇，如利用聲波（超音波）、光波（可見光、雷射光、紅外線）、或微波/毫米波技術等。雷達必須能在各種天氣狀況(雨天、下雪及濃霧)下有效工作。當雷達表面因天候的影響而有水氣、薄冰、甚或沙塵、污泥覆蓋時，還能維持一定的功能水平。在上述各種技術中，紅外線及雷射光雖然在某種程度上能穿透霧氣及水氣，但當雷達表面有積塵時，穿透能力將大受影響，而微/毫米波雷達相較於目前常使用的超音波、雷射、紅外線等技術，有探測距離較遠、性能比較不會受到天候不佳(沙塵、濃霧、下雨、下雪等等)的影響等優點，如表 1.1[3]之比較，所以毫米波雷達較適用於車用防撞。表 1.1 [3]各種感測系統之比較 Technologies / Performance feature Ultra-

sonic Infrared Laser Video

Microwave Radar

Long Range

Capability Poor Fair Good Good Good

Target Discrimination

Capability Poor Poor Fair Good Good Minimizing False

Alarms Poor Poor Fair Fair Good Temperature Stability Poor Fair Good Good Good

Darkness Penetration Good Good Good Poor Good

Adverse Weather

Penetration Poor Poor Poor Poor Good

Sensor Dirt/moisture

Performance Fair Poor Poor Poor Good

根據調變方式的不同，毫米波雷達又分為脈衝波雷達(Pulsed Radar)與連續調頻雷達 (Frequency Modulation Continuous Wave Radar, FMCW Radar)[4]，如圖 1.4 所示。脈衝波雷達以脈衝波調變方式發射方形脈衝波，以偵測目標。FMCW 雷達用頻率調變的方式，發射出一組頻率隨著時間而改變的電磁波，再運用發射波與回波的頻率差，算出物體的距離，FMCW 詳細原理將在第二章介紹。脈衝波雷達有分辨率較佳及測距比

(13)

較精密的優點，但電路實現上比 FMCW 雷達複雜許多。FMCW 雷達在實現上較容易，偵測距離也比脈衝波雷達遠，所以本論文所提出的設計是應用於 FMCW 雷達。圖 1.4 [4] (a)脈衝波雷達與(b)FMCW 雷達

1.3 論文組織

論文組織

本論文共分為五章。第一章敘述研究背景及動機。第二章介紹 FMCW 測距原理、 CMOS 雜訊來源、非線性效應以及接收機架構。第三章介紹低雜訊放大器(LNA)的設計與設計考量，以及量測結果。第四章整合 LNA 與混頻器將射頻訊號降至 16 GHz。第五章為結論。

(14)

第

第2章

章

章基本概念

章

基本概念

基本概念與

基本概念

與

與震盪源頻率選擇

與

震盪源頻率選擇

2.1 FMCW 原理

原理

FMCW 雷達用固定的速率改變發射波頻率，再比較發射波與接收波的頻率相差的值，以此頻率相差值計算目標物的距離[4][5]。圖 2.1 所表現的是頻率調變連續波雷達 (FMCW 雷達)的發射和接收訊號(假設目標物與雷達之間無相對運動)，其中 BW 是調變 頻寬， t∆ 是訊號從雷達發射到目標物再反射回到雷達接收端的時間，Tm則是頻率調變 的週期。假設目標物與雷達距離為 R，則 t∆ 可寫成 2R t c ∆ = (2.1) 其中 c 為電磁波傳播的速率。雷達與目標物之距離而產生之頻率相差值稱為拍頻(Beat Frequency, f_B)等於 t∆ 乘上頻率隨時間的變化率: 2 B m m BW R BW f t T c T = ∆ ⋅ = ⋅ (2.2) 整理(2.2)式得到距離 2 m B c T R f BW = ⋅ ⋅ (2.3)

t

∆

圖 2.1 線性鋸齒波頻率調變

(15)

都

都卜

卜

卜勒頻移

卜

勒頻移

勒頻移(Doppler Frequency Shift)

勒頻移

當目標物與雷達之間有相對運動，如圖 2.2，目標物靠近雷達時，回波訊號頻率上升，遠離則是頻率下降，都卜勒效應(Doppler Effect)產生之頻率飄移(f_D)直接影響在發射波與回波的頻率相差值(圖 2.3)，而造成距離的誤判[5]。 away

λ

v

close

λ

圖 2.2 都卜勒效應示意圖

t

∆

t

∆

圖 2.3 目標物靠近雷達

(16)

假設目標物與雷達之間有一相對速率 v，則 IF 頻率必須修改為 0 2 2 IF m R BW v f f c T c = ⋅ ± ⋅ (2.4) 其中 f_D 2v f₀ c

= ⋅ 為都卜勒頻移(Doppler Frequency Shift)， f 為發射頻率，” + ”代表目標₀

物遠離雷達，” - ”代表目標物靠近雷達，一般而言2 2 ₀ m R BW v f c ⋅ T > c ⋅ 。式(2.4)表示雷達與目標物之距離和相對速度都會影響回波頻率，而鋸齒波之頻率調變方式無法將兩種因素 分離，當相對速度或 Tm很大時就會造成距離的誤判，為了解決此問題，調變波形可改為三角波，如圖 2.4 所示。 t ∆ 圖 2.4 線性三角波頻率調變(目標物靠近雷達) 圖 2.4 是假設目標物靠近雷達，頻率上升緣與下降緣的 IF 頻率分別為式(2.5)與式 (2.6)。 0 _ 4 2 IF B D m tri R BW v f f f f c T c + = − = ⋅ − ⋅ (2.5) 0 _ 4 2 IF B D m tri R BW v f f f f c T c + = + = ⋅ + ⋅ (2.6) 由式(2.5)與式(2.6)可得距離與相對速率分別為

(17)

(

)

_ 8 m tri IF IF T c R f f BW − + = ⋅ ⋅ + (2.7) 0 4 IF IF c v f f f + − = − (2.8)

2.2 雜訊

雜訊

本節介紹雜訊之來源以及雜訊指數[6][7][8]。

2.2.1 熱雜訊

熱雜訊

熱雜訊是載子在環境溫度大於絕對零度(T > 0 K)的情況下，受熱而擾動引起的振動所造成，此載子的運動與粒子的布朗尼運動（Brownian Motion）相似。所有導體或電阻在高於絕對零度的環境中，內部電子會隨機運動而產生熱雜訊。在實際電路中的熱雜訊係由電阻、傳輸線損耗或半導體層的電阻等所產生，為了減少熱雜訊，必須儘量使造成損耗的電阻值趨近於零。 假設有一電阻R至於溫度為T K的環境中，內部的電子會產生雜訊，等效雜訊電壓模 型如圖2.5(a)所示，v 為雜訊電壓的方均根值_n (Root-Mean-Squared Value)，式(2.9)為其公式。或者也可以等效成雜訊電流如圖2.5(b)，i 為雜訊電流的方均根值_n (Root-Mean-Squared Value)，式(2.10)。 n

v

n

i

圖 2.5 電阻熱雜訊模型 (a)等效雜訊電壓 (b) 等效雜訊電流 2 4 n v = kTR f∆ (2.9) 2 2 2 4 n n v kTR f i R R ∆ = = (2.10) 其中，_k _{1.38 10}−23 _{J K} = × 為波茲曼常數（Boltzmann's Constant），T是環境的絕對

(18)

溫度（K）， f∆ 是測試系統的雜訊頻寬（Hz）。參考圖2.6，當量測系統內阻也是R時，由 雜訊電壓源傳送到量測系統的功率稱為可用功率，Pn (Available Noise Power):

2 4 4 4 n n v kTR f P kT f R R ∆ = = = ∆ (2.11) n v 1 2vn 圖 2.6 雜訊功率量測 (2.11)式表示熱雜訊功率和頻寬有關，而非中心工作頻率，所以雜訊功率頻譜密度是常數值，等於kT W Hz ，當溫度在 290 K 時，雜訊功率頻譜密度為-174 dBm/Hz。

₍

₎

2.2.2 CMOS 電晶體之雜訊

電晶體之雜訊

(1) 通道熱雜訊

通道熱雜訊

通道熱雜訊(channel thermal noise)

FET 的通道就像個壓控可變電阻(Voltage-controlled Resistor)，而通道熱雜訊為 FETs 通道電阻所產生的熱雜訊，等效電路為輸出雜訊電流源並聯於電晶體上(圖 2.7)，通道雜訊電流為式(2.12)，其中g 是汲極_d₀ -源極零偏壓(VDS=0)時的電導值，γ為通道熱雜訊係數，長通道元件的γ值為 2/3，短通道元件則 2≤γ ≤ 。 3 nd

i

圖 2.7 通道熱雜訊 2 0 4 nd d i = kT gγ ∆ (2.12) f

(19)

(2)分佈閘極電阻熱雜訊

分佈閘極電阻熱雜訊

分佈閘極電阻熱雜訊（

（

（distributed gate resistance noise）

）

圖 2.8(a)，CMOS 製程電晶體閘極佈局時，使用多晶矽(Poly)完成連線，多晶矽本身的電阻會產生熱雜訊，寄生電阻分佈於電晶體佈局，可以用集總電阻來等效，如圖 2.8(b)。對於一個相當寬的電晶體來說，源極和汲極電阻可忽略不計，但閘極分佈電阻則非常重要，並可藉由多指叉(multi-finger)式佈局(圖 2.9)降低阻值，其值為: 2 3 H G R W R n L = (2.13) 其中，R 為多晶矽片電阻(sheet resistance)，L 為通道長度，n 為多指叉(multi-finger)式_H

佈局之指叉數目，可藉由增加指叉數目降低R ，即可降低雜訊貢獻量。但在同一電晶_G 體寬度下，指叉數目過多會增加寄生電容。此外，即使是重摻雜多晶矽還是有很高的片電阻，大約數百 ohm/sq，將多晶矽金屬化形成金屬矽化物(Silicide)，可將片電阻降到 10 ohm/sq 以下，大幅降低電阻值。圖 2.8 MOSFET 分佈電阻 (a) 分佈電阻示意圖 (b) 以集總電阻等效圖 2.9 多指叉式佈局

(20)

(3)感應閘極雜訊

感應閘極雜訊

感應閘極雜訊(induced gate noise)

參考圖 2.10，施予電晶體閘極偏壓使通道反轉，通道內部擾動的載子會經由閘極電容耦合至閘極而產生感應雜訊，感應閘極雜訊表示為: 2 ₄ ng g i = kT gδ ∆ (2.14) f 2 ng

i

ng i gg gs C 圖 2.10 感應閘極雜訊 (a)示意圖 (b)等效雜訊電流其中閘極熱雜訊係數δ =2γ、

(

2 2

)

₍

₎

0 5 g gs d g = ω C g 。因為 2 2 ng i ∝ω ，故此感應雜訊並非白色雜訊，而稱之為藍色雜訊。i 與_ng i 有關係，其相關係數_nd c= −j0.395

。

(4) 閃爍雜訊

閃爍雜訊

閃爍雜訊(Flicker Noise)

在低頻時，電晶體的雜訊主要由閃爍雜訊主導，由於其功率頻譜密度與頻率 f 成反 比，又有 1/f 雜訊之稱。其來源在於，電晶體閘極氧化層與矽基板界面有許多不連續鍵 結(Dangling Bond)，如圖 2.11 所示，當電荷載子於介面移動時，某些載子被隨機捕捉然後以此能階釋放，使得汲極電流產生閃爍雜訊，式(2.15)為其雜訊公式。與熱雜訊不同，閃爍雜訊之平均功率無法輕易地預測出來，與氧化層-矽介面的清潔度有關，而且隨著 CMOS 製程技術而變化。在頻率大於 1 MHz 以上時，閃爍雜訊的影響小於通道熱雜訊，因此在射頻電路設計上可將其忽略不計。 2 2 1 , 1 m n f _ox K i g C WL f = ⋅ ⋅ (2.15)

(21)

圖 2.11 氧化層與矽基板的不連續鍵結圖 2.12 為 FET 各種雜訊對頻率作圖，值得注意的是，感應閘極雜訊在頻率為 5γ fT δ α 時( 0 m d g g α= )，其功率與熱雜訊功率一樣大。 2 n i f ∆ 5γ f_T δ α 0 4kT gγ _d 2 2 0 4 5 gs d C kT g ω δ    圖 2.12 電晶體雜訊功率頻譜密度

2.2.3 雜訊指數

雜訊指數

雜訊指數(Noise Figure, NF)

雜訊指數

雜訊因素(Noise Factor, F)或雜訊指數(Noise Figure, NF)用以衡量電路或系統本身所 產生的雜訊功率。雜訊因素為輸入埠訊雜比(SNRin)與輸出埠訊雜比(SNRout)的比值，雜訊

因素的 dB 值即雜訊指數，其表示式分別如下:

total output noise power output noise power due to input source

in out SNR F SNR ≡ = (2.16) 10 log NF = F (2.17)

(22)

1

,

1

F G

F

₂

,

G

₂

F

_N

,

G

_N 圖 2.13 多級串接多級串接的整體雜訊指數: 2 3 1 1 1 2 1 2 1 1 1 1 ... N tot N F F F F F G G G G G G − − − − = + + + + ⋅ ⋅ ⋅ (2.18) 觀察式(2.18)可知越前級電路之雜訊指數影響系統整體雜訊指數越大，而後級的雜訊指數貢獻量則會被前級的增益所抑制，因此前級電路的雜訊指數應越小越好，並且具備足夠的增益用以壓抑後級的雜訊。

2.3 非線性效應

非線性效應

凡是半導體元件均有非線性效應，非線性效應造成訊號失真，甚至產生額外的調變訊號，造成干擾[6][8]。

2.3.1 增益壓縮

增益壓縮

假設輸入訊號v_in= Acosωt，經過一非線性電路，輸出訊號為: 2 3 0 1 2 3 2 2 3 3 0 1 2 3 3 3 2 2 3 3 2 2 0 1 ...

cos cos cos ...

3 3

cos cos 2 cos 3

2 4 2 4 out in in in v v v v A t A t A t A A A A A t t t α α α α α α ω α ω α ω α α α α α α ω ω ω = + + + + = + + + +     = + + +  + +     (2.19) 基頻訊號(一倍ω)的輸出包含了兩項成分，α₁A為吾人所希望之線性關係，而 3 3 3 4 A α 係由三階效應產生，α₃係數小於零，因此輸出訊號比理想值小，造成增益壓縮(Gain Compression)。若持續增加輸入振福，輸出訊號會有更多的二倍頻、三倍頻等更高頻諧波成份，使輸出產生頻帶外失真(Out-of-Band Distortion)，亦稱為諧波失真(Harmonic Distortion)。如圖 2.14 所示，當輸入訊號持續增強，輸出訊號不再呈線性增加，上升曲線趨於平緩。與理想的線性直線比較，實際輸出功率與理想輸出功率相差 1 dB 時，此時的輸入功率稱為輸入 1-dB 壓縮功率 IP1dB(Input 1-dB Compressed Point)，輸出功率稱為輸出 1-dB

(23)

壓縮功率 OP1dB(Output 1-dB Compressed Point)，而增益等於 G-1 (dB)。圖 2.14 輸入與輸出關係圖

2.3.2 交互調變

交互調變

由於非線性的效應，而產生高次諧波失真，這些諧波成分隨著輸入功率增強而變大，各諧波間還會交互調變，產生頻帶內干擾。參考圖 2.15，假設在操作頻帶附近，出現兩個頻率相近的干擾信號時，非線性的電路會將訊號交互調變，調變產生之訊號會干擾正常頻帶內的操作。三階截止點(Input Third-Order Intercept Point, IIP3)用來衡量此種失真的程度，而量測方式可分為單頻測試 (One-Tone Test)或雙頻測試(Two-Tone Test)，以下將以雙頻分析做分析。

1 ω ω2 ω ω1 ω2 ω 2 1 2ω −ω 1 2 2ω −ω 2 2ω 1 2ω 1 2 ω +ω 圖 2.15 非線性系統中的交互調變假設輸入訊號包含兩個不同頻率成分: 1 2 cos cos in v =A ωt+B ωt，ω₁≈ω₂ (2.20) 輸出訊號為:

(24)

(

)

(

)

(

)

2 3 0 1 2 3 0 1 1 2 2 2 1 2 3 3 1 2 ... cos cos cos cos cos cos ... out in in in v v v v A t B t A t B t A t B t α α α α α α ω ω α ω ω α ω ω = + + + + = + + + + + + + (2.21) 整理後，交互調變(Inter-modulation)項為

(

)

(

)

(

)

(

)

(

)

(

)

1 2 2 1 2 1 2 2 3 1 2 1 2 1 2 2 3 2 2 2 1 2 1 : cos cos 3 2 : cos 2 cos 2 4 3 2 : cos 2 cos 2 4 AB t t A B t t AB t t ω ω ω α ω ω ω ω α ω ω ω ω ω ω α ω ω ω ω ω ω   = ± _ + + − _   = ± _ + + − _   = ± _ + + − _ (2.22) 基頻項為 3 2 1 2 1 3 3 1 3 2 1 3 3 2 3 3 , : cos 4 2 3 3 cos 4 2 A A AB t B B A B t ω ω ω α α α ω α α α ω   = _ + + _ +     + +     (2.23) 圖 2.16(a)輸出功率對輸入功率作圖，互調訊號(IM3)與基頻訊號都會增益壓縮，因此兩者的功率永遠不會相同，而三階截距點為理想直線外插，交叉出來的點。IIP3 也可以用圖 2.16(b)做計算，IIP3 值為式(2.24)。 1 IIP3 2 in dBm dBm dB P P = ∆ + (2.24)

(

1

)

20 log α A 3 3 3 20 log 4 A α       1 ω ω₂ ω 2 1 2ω −ω 1 2 2ω −ω P ∆ 1A α 3 3 3 4 A α (a) (b)

(25)

1 1

3 ,

IIP G IIP3 , ₂ G₂ IIP3 , N GN

圖 2.17 多級串接 IIP3 N 級系統的三階截止功率為IIP3 為: 1 2 1 1 1 2 1 1 3 3 3 3 N tot N G G G G

IIP IIP IIP IIP

− = + +⋯+ (2.25) 由上式可知，越後級電路的 IIP3 對整體系統的 IIP3 影響越大，因此越後級的電路之線性度要求越嚴苛。

2.4 VCO 參數與操作頻率

參數與操作頻率

參數與操作頻率的

參數與操作頻率

的

的關聯

的

關聯

壓控振盪器(VCO)主要是提供穩定而乾淨的振盪訊號(LO 訊號)；在發射機中，VCO 提供載波將基頻訊號升至射頻，再由天線發射；在接收機中，LO 訊號與天線接收的 RF 訊號混頻，將 RF 訊號降至中頻或基頻[8]。一般常見的電壓控制振盪器有晶體振盪器 (Crystal oscillator)、環型振盪器(Ring oscillator)、以及電感電容振盪器(LC oscillator)等等。其中以晶體振盪器最穩定，但是可調整頻率非常小，而 LC 振盪器也可以產生較穩定振盪頻率，LC 振盪器採用負電阻及電感電容組成振盪器的架構，由於輸出頻率高、低相位雜訊且較不受溫度改變影響，因此主要應用於無線通訊射頻積體電路中[6]。

(26)

圖 2.18 為交連耦合 VCO，是 LC 振盪器的一種，振盪頻率由 LC-tank 決定，振盪頻率為: 1 osc P P L C ω = (2.26) 其中C_P =C_V +C_para包含可變電容與電晶體的寄生電容。交連電晶體產生負阻抵消 LC-tank 之損耗，使訊號能穩定輸出；式(2.27)為起振條件。 1 m P g R ≥ (2.27) 可調範圍(Tuning Range)與C 的範圍有關，_P C 的範圍如下_P

(

CV,min+Cpara

)

=Cmin ≤CP ≤Cmax =

(

CV,max+Cpara

)

(2.28)

其中，C_V_,min與C_V_,max分別為可變電容的最小與最大電容值。式(2.29)為可調範圍的公式，可看出C_max C_min 越大則可調範圍越大，C_V_,max C_V_,min有其極限，因此必須盡量降低電晶

體寄生電容(C )以提升_P C_max C_min 。

max

min max min

max min 0 max min min max 1 1 1 2 1 1 1 ₁ 2 C LC LC C C C LC LC ω ω ω − − − = = ×   + ×_ + _   (2.29) 由式(2.27)，當 LC-tank 損耗越大(R 越小_P )時，則需要更大的g_m(增加電晶體寬度) 以滿足起振條件，不僅增加了功率消耗，也增加了寄生電容C_para，因此降低了可調範圍，式(2.28)與(2.29)。

由式(2.30)，LC-tank 的好壞由電感與電容共同決定。低頻時 LC-tank 的 Q 值(Qtank)

由電感主導，高頻時雖然電感的 Q 值(QL)會比低頻時高一些，但是可變電容的 Q 值(QC) 嚴重惡化進而主導 Qtank。 C L tank C L P P Q Q Q R C Q Q ω ⋅ = = + (2.30) tank P P Q R C ω = (2.31)

(27)

圖 2.19(a)是零跨壓之可變電容的容值，由圖 2.19(b)可看出 QC隨頻率驟降，在 2 GHz

時的 QC為 150，8 GHz 時為 35.7，24 GHz 時僅剩 7.2。一般而言，電感的 Q 值在 24 GHz

約 15~25 之間，所以在 24 GHz 時，LC-tank 的 Q 值反而由可變電容主導。圖 2.19(c)顯示固定電容的情況下，改變電感大小調整共振頻率，在共振頻率時 LC-tank 的 Q 值 (Qtank)，高頻的 Qtank被可變電容拖累而下降。圖 2.19(d)顯示 LC-tank 之R 隨頻率增加而P

降低，在 6GHz 時為 1 kΩ，頻率為 24 GHz 時只有 0.1 kΩ；越高頻則損耗越大，需要消 耗更大的功率。雖然使用更小的可變電容可以改善 Qtank與R ，但是會縮小可調範圍。 P 0 5 10 15 20 25 30 Frequency (GHz) 0 100 200 300 400 500 C a p a c it a n c e ( fF ) 0 5 10 15 20 25 30 Frequency (GHz) 0 100 200 300 400 500 C a p a c it a n c e ( fF ) 0 5 10 15 20 25 30 Frequency (GHz) 0 30 60 90 120 150 Q u a li ty F a c to r 4 8 12 16 20 24 28 Frequency (GHz) 2 3 4 5 6 7 8 9 10 11 Q Qta n k at re so na nc e C L tank C L P P Q Q Q R C Q Q ω ⋅ = = + 4 8 12 16 20 24 28 Frequency (GHz) 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 kΩ _R_p_{at resonance} Rp (d) 圖 2.19 MOS 可變電容 Q 值隨頻率迅速衰減

(a)MOS 可變電容 (b)可變電容 Q 值 (c)LC-tank 之 Q 值 (d)LC-tank 阻抗 VCO 的輸出電壓振幅表示為式(2.32)，I_tail偏壓電流，因此在相同的I_tail下，操作頻率越低，輸出振幅就越大。 tank 2 P tail V R I π = (2.32)

(28)

低頻振盪源還有相位雜訊，較佳的優點。根據[9]，距離振盪頻率∆ 處的單邊帶雜ω 訊對訊號比，以dB值表示為:

(

)

3 2 1 tank 2 10 log 1 1 2 f osc sig FkT L P Q

ω

  _ _ _ _∆ _     ∆ =  + _{ } + _ ∆ ∆      _ _    (2.33) 式(2.33)即所謂的Lesson’s Model，相位雜訊圖如圖2.20所示，其中F、 3 1 f ω ∆ 為必須經量測才能得到的Curve Fitting 參數， 3 1 f ω

∆ 與主動元件的閃爍雜訊(Flicker Noise)有關，P_sig

為振盪器輸出訊號功率，k 為波茲曼常數(Boltzmann Constant)，T 為絕對溫度。由式 (2.33)，振盪頻率(ω_osc)越低、增加Qtank或增加P 可降低相位雜訊。sig

3 1 f ω ∆ 2 osc Q ω

(

)

L ∆ω 2 10 log sig FkT P         log∆ω 圖 2.20 相位雜訊圖

另外，吉伯特混波器(Gilber Mixer)之閃爍雜訊(Flicker Noise、1/f Noise)與振盪源 頻率高低、振幅大小也有關係。根據[10]，閃爍雜訊的產生與汲極端的電流和開關級尺寸有關，輸出雜訊電流為: , 4 (_{n o}) SW n LO LO V I i S T × = × (2.34) n 2 f eff eff OX K V W L C

f

= × (2.35) 其中，為開關需的電流、為 LO 的週期、為

(29)

LO 訊號的斜率、Weff 為電晶體通道寬度、Leff為電晶體通道長度。由此公式可以知

當TLO越大(LO 頻率越低)、SLO越大(LO 振幅越大)可以降低混頻器的閃爍雜訊，有利

於 Zero-IF 或 Low-IF 之應用。

總結上述討論，低頻之振盪源，其功率消耗、可調範圍、輸出振幅與相位雜訊，皆有較佳的表現，而且更適合 Zero-IF 或 Low-IF 之應用。因此在高頻系統的應用，LO 頻率經常是 RF 頻率的一半，甚至四分之一，但是系統需要倍頻器、諧波混頻器或是兩次以上的降(升)頻。

2.5 接收機架構

接收機架構

由 2.4 節的結論，毫米波 VCO 的特性嚴重受到可變電容的影響，因此[11-14]接收機的 LO 頻率都遠低於 RF 頻率。圖 2.21[11][12]架構是f_LO =2f_RF 3，需要一除頻器將 LO 訊號除頻，除頻器的輸出用來第二次降頻。圖 2.22[13][14]則是 f_LO= f_RF 3，第一次降頻採用次諧波混頻器(Sub-harmonic Mixer)來降頻，第一個 IF 頻率為 f_RF 3，第二降頻將 IF 降至基頻。圖 2.23 為我們規劃之架構，也是採用f_LO =2f_RF 3。由於在 FMCW 應用中，本地訊號與回波之間的頻率差異不大，必須避免 LO 訊號的自我混頻(Self-Mixing)而產生直流偏移(DC-offset)[6][8]，因此將次諧波混頻器置於第二次降頻。本論文第三章為 24 GHz LNA 的設計，第四章則是把 LNA 與混波器整合並且將 RF 頻率降至 16 GHz。

3

RF

f

1

3

2 f

LO

=

f

RF RF

f

2

3

LO RF

f

=

f

圖 2.21 f_LO=2f_RF 3接收機[11][12]

(30)

3

LO RF

f

=

f

3

RF

f

RF

f

圖 2.22 f_LO= f_RF 3接收機[13][14] 圖 2.23 接收機架構

(31)

第

第3章

章

章 24 GHz 低雜訊放大器設計

章

低雜訊放大器設計

3.1 常用低雜訊放大器架構簡介

常用低雜訊放大器架構簡介

放大器有四種常用的輸入匹配架構[6][15]: 電阻匹配式放大器(Resistive Termination)、並串回授式放大器(Shunt-series Feedback)、1 g 匹配放大器_m

(1 g_mTermination)、源極電感性退化放大器(Source Inductive Degeneration)。

(1) 電阻匹配式放大器

電阻匹配式放大器

圖 3.1 電阻匹配式放大器圖 3.1 為一個共源極(Common Source,CS)放大器，直接在閘極輸入端並聯一個電阻 Rp(=50 Ω)到地，輕鬆做到非常寬頻的阻抗匹配，但是會衰減輸入訊號(Z0與 RP分壓)， 只有 0.5Vin能進入電晶體被放大。另一個缺點是電阻 Rp本身會貢獻大量的熱雜訊，其雜訊因素為 4 1 2 m P F g R γ α ≥ + ⋅ (3.1)

(2) 並串回授式放大器

並串回授式放大器

圖 3.2 利用串聯並聯電阻負回授來達成阻抗匹配，輸入阻抗為雜訊因素分別為: 1 F L in m L R R Z g R + = + (3.2) 1 1 m S F g R γ α = + ⋅ (3.3) 短通道 MOS 下，此架構的 F 約大於 3 (4.8 dB)，遠大於電晶體的 Fmin。且回授電阻使得

(32)

輸入-輸出隔離度不佳。圖 3.2 並串回授式放大器

(3) 1

g

m

匹配放大器

圖 3.3 1 g 匹配放大器_m 圖 3.3 為共閘極(Common Gate, CG)放大器，閘極為 AC 訊號接地，訊號由源極輸入，所以輸入阻抗 _in 1 || 1 m gs Z g j Cω = 。在操作頻率遠小於截止頻率(ω<<ω_T)時，g_m >>ωC_gs，因此Z_in≈1 g_m，藉由調整電晶體尺寸或偏壓點，就可達到阻抗匹配。而且此架構沒有米勒效應(Miller Effect)，因此有非常好的輸入-輸出隔離度。在 50 Ω 系統中，轉導被限制在 20 mS 使Z_in =1 g_m=50 Ω ，所以放大器增益不高。由於訊號必須由源極走到汲極，所以一般而言其雜訊指數也會稍高一點: 1 F γ α ≥ + (3.4) 在長通道元件中，其雜訊指數最小大約 2.2 dB；若是短通道元件(γ α= )，雜訊指數最2

(33)

小為 4.8 dB。操作在高頻時，必須將感應閘極雜訊納入考慮，雜訊指數還會更高。

(3) 源極電感性退化放大器

源極電感性退化放大器

圖 3.4 源極電感性退化放大器

參考圖 3.4，源極電感性退化放大器(Source Inductive Degeneration)這個名稱的緣由是在源極串接電感到地，使得電晶體的有效轉導降低的緣故。圖 3.5 電晶體加入源極電感之等效轉導由圖 3.5: m gs m g g v G v = (3.5) g gs gs gs m gs S v v v j C g v j L ω ω − ⋅ + = (3.6) 推得電晶體加入源極電感之等效轉導:

(

)

1 m gs m m g S m gs g v g G v j Lω g j Cω = = + + (3.7) 操作頻率越高、LS越大都會降低電晶體的有效轉導。

(34)

電感 LS除了產生實部阻抗用以阻抗匹配之外，還將最佳雜訊匹配點移致 50 Ω。根據雙埠雜訊理論:

(

) (

2

)

2 min n S opt S opt S R F F G G B B G   = + __ − + − __ (3.8) 其中Rn為等效雜訊電阻，Y_S =G_S+ jB_S為訊號源的導納，最佳雜訊匹配點Y_opt =G_opt+ jB_opt

為雜訊指數有最小值時候的導納。LS使得Yopt →YS，即F →Fmin。圖 3.6 源極電感性退化放大器小訊號模型將圖 3.6 小訊號模型分析，可得輸入阻抗為

1 (

)

at center frequency

m S in G S gs gs m S T S gs

g L

Z

j

L

j C

C

g L

L

C

ω

=

+

=

(3.9) 並計算得到所需的電感值: 0 S T

Z

L

ω

=

_(3.10) 2 T G S m L L g ω ω = − (3.11) 其中 m T gs g C ω = 為電晶體的電流增益截止角頻率。當輸入阻抗匹配至 50 Ω，因此 1 (L_S L C_G) _gs ω= + 且LS =ωT50。亦即利用電感 Ls 將輸入阻抗的實部項匹配至 50 Ω，

(35)

以 CMOS 0.18 µm 之電晶體而言，電流增益截止頻率f_T ≈50 GHz，因此L_S =0.16 nH， 而輸入阻抗的虛部項則由電感 LG消除。若由 Smith 圖亦可加以分析並了解其中的物理 意義，如圖 3.7 所示，第一步驟逐漸增加電感 Ls，輸入阻抗逐漸增加到 50 歐姆(藍色實 線)，而最佳雜訊匹配點(Sopt)也逐漸往 50 Ω 移動(紅色實線)。第二步驟加入電感 LG消除 輸入的虛部阻抗(藍色虛線)，最佳雜訊匹配點(Sopt)也移動到 50 Ω。 Sopt S11 Step 1: Add LS Step 1 Step 1 Step 2: Add Lg Step 2 Step 2 圖 3.7 源極電感性退化放大器阻抗匹配與雜訊匹配表 3.1 為各種 LNA 輸入匹配架構之比較，由於 24 GHz 雷達僅使用 24.025~24.225 GHz 之頻寬，加上操作頻率很高，約 CMOS 0.18 µm 電晶體的 0.48f ，考量窄頻應用與_T 高操作頻率，本論文之 LNA 採用源極電感性退化架構，以達最佳的雜訊指數與功率增益。

(36)

表 3.1 LNA 輸入阻抗匹配架構比較輸入阻抗匹配架構優點缺點電阻匹配寬頻輸入阻抗匹配面積小高雜訊指數增益低 Zin 並串回授寬頻輸入阻抗匹配面積小很好的寬頻增益響應高消耗功率隔離度差高雜訊指數 1 g 匹配_m 寬頻輸入阻抗匹配面積小隔離度佳無米勒效應高線性度增益不高稍高的雜訊指數源極電感性退化雜訊指數最佳高增益窄頻面積較大

3.2 製程簡介與設計考量

製程簡介與設計考量

圖 3.8 為 TSMC 0.18 µm CMOS 剖面圖，此製程提供一層多晶矽(Poly)，六層 AlCu 金屬，矽基板電阻率為10 Ω ⋅cm。多晶矽除了作為局部連線還可用來做電阻器，電感器與訊號走線實現在最上層金屬(M6)以降低歐姆損耗與基板損耗，電容器則是用 M5 與 CTM 形成平行電容板，CTM 再透過 via 與 M6 連接。

(37)

10 sub cm ρ = Ω ⋅ 圖 3.8 TSMC 0.18 µm CMOS 剖面圖

(1) 電阻

電阻

電路設計中，經常要將電晶體偏壓在適當的直流準位，例如圖 3.9 中的 Rbias用來給 閘極偏壓，Rbias阻值須越大越好，以避免 RF 訊號溢漏到 DC 端造成損耗或是影響阻抗匹配，而且必須選擇適當種類的電阻器，以免 RF 訊號從基板溢漏。圖 3.9 偏壓電阻 TSMC 0.18 µm CMOS 製程提供的電阻器分為兩大類:摻雜型與多晶矽型。摻雜型利用摻雜濃度或者是否金屬化(Silicide)來控制片電阻(Sheet Resistance)。金屬化(Silicide)是指在半導體或多晶矽(Poly)上面濺鍍一層薄金屬以降低阻值，此技術用經常在電晶體的局部連線，以提升原件高速性能。多晶矽型則是利用是否金屬化(Silicide)或光罩 HRI (High Resistance Implant)來控制片電阻。

(38)

圖 3.10 為各種電阻器的結構圖，不論是何種電阻器，都與基板相當靠近，所以片電阻越大越好，以小的面積達成大阻值，其中以圖 3.10(a)N 井電阻與圖 3.10(c)HRI 電阻的片電阻最大，約 1000 Ω/sq 左右。而從結構來看，N 井電阻直接與 P 型基板相鄰，而 HRI 電阻還有 STI (Shallow Trench Isolation)阻隔，因此 HRI 電阻為最佳選擇，只要 5 µm2_的

面積就有 5 kΩ的電阻值，電阻器周圍的保護圈(Guard Ring)可以隔離外面基板的雜訊。圖 3.10 電阻器 (a)N 井電阻 (b)重摻雜電阻 (c)多晶矽電阻

(2) MIM 電容器

電容器

電容器在 IC 設計裡通常用來阻抗匹配、訊號耦合、AC 旁路(圖 3.9)等等。圖 3.11，MIM(Metal-Insulator-Metal)電容係由兩金屬片(CTM 與 M5)夾住絕緣層形成電容。製程提供的電容分為無金屬屏蔽、有金屬屏蔽兩種，有金屬屏蔽的寄生效應較少，而且更能抵擋雜訊進入電容器。

(39)

圖 3.11 MIM 電容 (a)無金屬屏蔽 (b)有金屬屏蔽

(3) 螺旋電感

螺旋電感

除了電感本身的金屬走線有損耗，基板也會造成損耗，基板損耗有兩種:電場穿透與渦狀電流(Eddy Current)[16][17]。參考圖3.12，電場穿透是指當電感的金屬導線有訊號時，金屬導線和接地的基板之 間會形成一電場，此電場從金屬導線和基板之間的電容(Cox)穿透基板形成電阻性損耗。渦狀電流因為冷次定律所產生，當電感的磁場穿入基板，基板會感應出渦狀電流(方向與電感電流相反)，以產生和穿入磁場相抗衡的磁場，造成等效電感值下降(L_S −M)，並且形成額外的損耗。基板阻抗越低或頻率越高時，以上兩種損耗就越大。而且根據[16]，基板的電阻率ρ_sub為10 Ω ⋅cm時，電感的自振頻率就可最大化。為了降低損耗，電感大都呈現多邊形並且實現在最上層金屬。

(40)

圖 3.12 電感[16][17] (a)俯視圖 (b)基版損耗示意圖 (c)等效電路

(4) Pad

低雜訊放大器的輸入RF pad作為低雜訊放大器的輸入端，若從RF pad耦合進大量雜訊，勢必會嚴重影響雜訊指數，因此必須避免來自基板的雜訊從輸入端進入LNA。圖3.13 是RF pad利用接地屏蔽將來自基板的雜訊阻隔開，避免雜訊耦合到Signal pad。此外， RF pad之寄生電容(Cpad)，也必須在電路設計中納入考量。電源供應器所提供的電源往往夾帶大量的雜訊，因此必須把雜訊旁路到地，圖3.14 是DC pad，利用旁路電容將來自電源供應器的雜訊吸收到地，避免電源的雜訊進入電路內部。旁路電容不僅吸收電源雜訊，還使得Power pad成為更理想的AC短路。圖 3.13 RF GSG pad 與接地屏蔽

(41)

圖 3.14 DC PGP pad 與 Bypass 電容

(5) LNA 各級考量

各級考量

圖為 24 GHz LNA 各級的架構簡述，各級的考量列在表。 Current-reusing CS Gain-boosting, Inter-stage matching

Cascode Source Follower _Buffer

Stage 1 Stage 2 For measurement

C

pad

Input

C

pad

Output

圖 3.15 LNA 個級簡述表 3.2 LNA 各級考量 Stage 1 雜訊指數、增益:電晶體偏壓、尺寸 Stage 2 無米勒效應:輸入電容較小中間級寄生電容增益提升、線性度 Buffer 輸出匹配至 50 歐姆

I/O pad HFSS 萃取 S 參數，代回 ADS 模擬。

高頻設計中，pad 之寄生效應也必須納入設計考量[18][19]，例如輸入級之匹配，如 圖 3.16 所示，由式(3.12)，Zs實部將小於 Z0，而虛部呈現電容性。設計上將實際 pad 作

(42)

圖 3.16 考慮 Pad 寄升效應

(

)

(

)

2 0 0 2 2 0 0

1

pad S pad pad

C

Z

j

C

Z

C

Z

ω

=

−

+

(3.12)

3.3 電晶體偏壓與尺寸選擇

電晶體偏壓與尺寸選擇

文獻[20][21]的實驗指出 MOS 的汲極電流密度為 Jopt=150 µA/µm 時 NFmin為最小

值。[20]更指出 Jopt之值與製程、頻率皆無關，如圖 3.17 所示。仔細觀察圖 3.17，即使

操作在電流密度為 50 µA/µm，65 nm 製程的 NFmin僅僅微量增加 0.05 dB，0.18 µm 製程

則是增加 0.1 dB；電流密度減少為三分之一，NFmin幾乎沒有改變，換句話說，可以在

幾乎不犧牲雜訊指數的情形下，省掉三分之二的電流。

另外，深次微米的 CMOS 製程電晶體，因為短通道效應，當|VGS|高到某一定值時，

會發生載子速度飽合效應(Carrier Velocity Saturation)，汲極電流不再遵守平方律公式，而必須修正為[22]:

(

)

D ox GS th sat I =WC V −V v (3.13) 其中v_sat為載子飽和速率。g 變為_m m ox sat g =WC v (3.14) 此時g 為定值，與通道長度、偏壓均無關。圖_m 3.18 為 0.18 µm CMOS 的 NMOS，寬度為 100 µm，g 飽和後，再增加_m

(

V_GS−V_th

)

，I 線性增加而_D g 不再增加，因此過了_m g 飽_m 和點後只是徒增功率消耗，放大器並不會提升增益。

(43)

圖 3.17 電流密度與 NFmin關係圖[20]

圖 3.18 電流密度、轉導與V_GS關係圖

觀察圖 3.17 與圖 3.18，V_GS =0.9 V時，電流密度為J_opt =150 µA/µm，此時的 NFmin為最

小值且 gm達飽和。VGS =0.68 V時，電流密度J=50 µA/µm，此時的 NFmin比最佳值差

(44)

50 µA/µm

J = 時，幾乎不影響 NFmin下節省了三分之二的功率，而且僅犧牲少量的 gm。

由圖 3.19，電晶體寬度在 12 µm 時 NFmin最小，而最大可用增益(Max Available Gain)

在寬度為 40 µm 時為最大值，因此尺寸的選擇並非越大越好。

Transistor Performance at 24 GHz, V

GS

=0.7 V

8.60 8.65 8.70 8.75 8.80 8.85 8.90 8.95 9.00 3 18 36 54 72 90 108 126 144 162 180

Transistor Width (um)

M ax A v ai la b le G ai n (d B ) 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2.0 N F m in ( d B ) 圖 3.19 電晶體寬度與 MAG 和 NFmin 由以上探討，操作於較低之電流密度，在犧牲一點增益下，使直流功率更有效的利用，而且不會使 NFmin有太大變化。增益並非隨電晶體寬度增大而增加，過大的寬度消耗更多功率增益反而下降。

3.4 第一級

第一級

第一級: 電感性源極退化與電流再利用

第一級

電感性源極退化與電流再利用

電流再利用技術使兩級以上之放大器共用相同的直流電源[23][24][25]，藉此節省功率。圖 3.20 為雙級共源極(Common Source, CS)與電流再利用架構比較，電流再利用使兩級 CS 共用一個直流電流，因此節省了一半的直流功率。

(45)

(a) (b) 圖 3.20(a)傳統雙級低雜訊放大器 (b)電流再利用低雜訊放大器圖 3.21 電流再利用小訊號模型 圖 3.21 為圖 3.20(b)的點 X 到點 Y 之間的小訊號模型，LD1與 X 點的寄生電容 CX並聯諧振產生高阻抗，使小訊號進入第二級 CS 進行放大，第二與第一級小訊號電流關係如下: 2 2 1 2 1 2 1 2 2 2 ||1 ||1 1 d m D X m T d gs D X G gs gs i g sL sC g i sC sL sC sL sC sC ω ω = ⋅ ≈ ≈ + + (3.15) 我們的操作頻率大約是截止頻率的一半，因此小訊號電流放大 2 倍。

3.5 第二級

第二級

第二級: 疊接組態

第二級

疊接組態

疊接組態(Cascode)能大幅降低米勒效應(Miller Effect)效應，因此隔離度好且穩定性佳，其高頻的增益比 CS 組態佳，因此在毫米波應用相當受歡迎，透過一些設計還可以將增益往上提升。

(46)

3.5.1 增益提升

增益提升

2 3 1 2 3 out gs gs gs

v

=

a v

+

a v

+

a v

g

v

s

v

圖 3.22 利用回授使增益提升疊接組態(Cascode)有兩種方式提升增益，如圖 3.22 所示，此兩種方式的原理都是 提升共閘極(Common Gate, CG)電晶體的 vgs。第一種是將在共閘極電晶體的源級抽一部份訊號反相放大後饋入閘極，另一種方式則是同相回授部分輸出訊號到源極。 2 3 1 s 2 s 3 s b v +b v +b v s

v

g

v

1 f b = −A 2 3 1 2 3 out gs gs gs

v

=

a v

+

a v

+

a v

圖 3.23 主動式回授[26] (a) 增益提升架構 (b) IIP3 分析圖 23(a)[26]使用主動式回授，回授電路以 CS 放大器實現，但是回授電路本身也有非線性效應，會使的放大器的線性度更加惡化，[26]分析了線性度惡化的程度。輸出訊號可以表示為:

(47)

2 3 1 2 3 out gs gs gs v =a v +a v +a v (3.16) 未加入回授放大時的線性度為: 1 3 3 4 3 IIP a V a = (3.17) 參考圖 2.23(b)，若加入的回授電路是一個線性電路，即b₂=b₃= 0

(

)

(

)

2 ₂

(

)

3 ₃ 1 1 1 2 1 1 s 3 1 1 out s s i =a b − v +a b − v +a b − v (3.18) 則增益提升後的 IIP3 為 3 3, 1 IIP IIP LF f V V A = + (3.19) 式(3.19)顯示出 IIP3 只因增益提升而惡化。若將回授電路的非線性納入考慮，即b b₂, ₃≠ : 0

(

)

(

)

(

)

2 2 2 2 1 1 2 3 2 1 2 3 3 2 3 3 1 2 3 1 1 1 s out s s s s s s s s i a b b v b v v a b b v b v v a b b v b v v = + + − + + + − + + + − (3.20) 得到一次項與三次項的係數分別為:

(

)

1 1 : 1 s v a b −

(

)

(

)

3 3 1 3 2 2 1 3 1 : 2 1 1 s v a b + a b b − +a b − 可計算得到全部的 IIP3: 1 3 3, 3 2 2 4 1 2 || || 1 3 3 f f f IIP IIP tot f f f A A a A V V A A b A a b  _{ } _   ₊   =_ _ ⋅ _ ⋅ _   +   _ _   (3.21) 式(3.21)顯示 IIP3 除了因增益提升而下降，還有因b b₂, ₃≠ 使得 IIP3 更加惡化。根據以0 上分析，此架構非常不適合放在最後一級，因為系統整體的 IIP3 由後級電路主導。 第二種實現做法如圖 3.24 所示[27][28]，利用 CFB回授以提升增益，雖然 CFB本身 是線性的，但是 vout帶有放大器本身產生的失真訊號，所以此做法依然會惡化 IIP3。此外，此結構與 Colpitts 振盪器[7]相同，因此回授路徑必須小心設計，避免振盪的可能性。

(48)

vin 1 out b v s

v

g

v

Cpara CFB 1 f 1 b = A < 2 3 1 2 3 out gs gs gs

v

=

a v

+

a v

+

a v

CS 圖 3.24 電容回授 gs gs

V

j C

ω

−

⋅

圖 3.25 線性增益提升 (a) 架構圖 (b) 小訊號模型本論文在 CG 的閘極加入一小電感來增加v ，提升有效轉導，如圖_gs 3.25 所示。式 (3.22)與式(3.23)為小訊號分析

(

)

(

2

)

1 in gs gs gs G G gs gs v = −v + −v ⋅ j C

ω

⋅ j L

ω

=

ω

L C − v (3.22) in out out m gs o D v v v g v r R − = + (3.23) 由式(3.22)與式(3.23)得到電壓增益為

(

)

2 2 1 || 1 1 out m o D m v o D in G gs o o D G gs v g r R g A r R v ω L C r r R ω L C   _⋅ = =_ + _ ≈ − + −   (3.24) 輸入阻抗為

應用於24 GHz 連續調頻雷達之0.18 μm CMOS 低雜訊放大器與混波器

國 立 交 通 大 學

電信工程研究所

碩

碩

碩

碩

士

士

士

士

論

論

論

論

文

文

文

文

應用於 24 GHz 連續調頻雷達之

0.18 µm CMOS 低雜訊放大器與混波器

0.18 µm CMOS Low Noise Amplifier and Mixer

for 24 GHz FMCW Radar Applications

研 究 生：林明緯 (

Ming-Wei Lin)

指導教授：鍾世忠 教授 (Dr.

Shyh-Jong Chung)

中

中

中

中

華

華

華

華

民

民

民

民

國

國

國

國

九

九

九

九

十

十

十

十

九

九

九

九

年

年

年

年

七

七

七

七

月

月

月

月

應用於 24 GHz 連續調頻雷達之

0.18 µm CMOS 低雜訊放大器與混波器

0.18 µm CMOS Low Noise Amplifier and Mixer

for 24 GHz FMCW Radar Applications

研 究 生：林明緯 Student：Ming-Wei Lin

指導教授：鍾世忠 Advisor：Shyh-Jong Chung

國 立 交 通 大 學

電信工程研究所

碩 士 論 文

A Thesis

Submitted to Institute of Communication Engineering

College of Electrical Engineering and Computer Science

National Chiao Tung University

國立交通大學

研究生：林明緯 (

指導教授：鍾世忠教授 (Dr.

研究生：林明緯 Student：Ming-Wei Lin

國立交通大學

碩士論文

研究生：林明緯指導教授：鍾世忠博士

國立交通大學電信工程研究所

章研究內容與緒論

章基本概念與震盪源頻率選擇