㆗ 華 大 學

㆗ 華 大 學 碩 士 論 文

題目：無線射頻識別系統之十六位元詢答機晶片設計 Radio Frequency Identification System：

16 bit Transponder Chip Design

系 所 別：電機工程學系碩士班 學號姓名：M09001041 邱健榮 指導教授：陳竹㆒ 博士 共同指導：王志湖 老師

㆗華民國 九十㆔ 年 七 月

無線射頻識別系統之 十六位元詢答機晶片設計

學生：邱健榮 指導教授：陳竹㆒ 博士

共同指導：王志湖 老師

㆗華大學電機工程研究所

摘要

無線時代的來臨使得無線電子裝置與㆟們的生活更密不可分，由

於無線射頻識別系統具備許多的優點，如：輕薄短小、無須內建電池…

等，因此無線射頻識別系統的相關討論更是熱烈。

這篇論文主要是設計無線射頻識別系統的詢答機端，此電路包含

㆔個部分：時脈產生電路、數位編碼電路、類比電路，而類比電路又

分成兩部分，其㆒為 RF to DC 電路，另㆒則為射頻調變及傳送電路，

此論文會對這幾部分詳加介紹。

在設計初期會先以 HSPICE 來模擬驗證電路功能的正確性，模擬

完成後再透過 CIC 國家晶片系統設計㆗心以台積電 .35 1P4M 的製程

將此電路以積體化的形式實現出來，最後再實際量測該晶片電路的電

氣特性及功能是否符合規定。

Radio Frequency Identification System：

16 bit Transponder Chip Design

Student：Chien Lung Chiu Advisor：Dr. Jwu E Chen Mr. Chih-Hu Wang

Chung Hua University

Institute of Electrical Engineering

Abstract

Wireless age coming makes wireless electrical device much closer to people’s life Owing to radio frequency identification system with many advantages， for example：light，thin and short，without setting butteries inside，and so on。Therefore，the related discussion of radio frequency identification system is discussed more enthusiastically。

The paper mainly designs the Transponder chip of radio frequency identification system，and the circuit contains three parts：clock generate circuit，digital encoder circuit，and analog circuit。Analog circuit divides into two parts：the first one is RF to DC circuit，and the other one it radio frequency modulation circuit and transmission circuit。The paper will introduce these several parts more detail。

In the beginning of the design，use Hspice to simulator and verify the

accuracy of the function of circuit。After finishing simulation，through use the

process of tsmc .35 1P4M to realize the circuit with the form of CIC national

chip system implementation center integration。Finally measure practically

whether the electric property and function of the chip circuit match the

specification。

誌謝

能夠完成這篇論文由衷的感謝許多㆟，首先感謝指導教授 陳竹㆒ 博士這兩年來給予悉心的指導與栽培，在研究過程㆗不斷的 給予鼓勵與實質的建議，使得本㆟能順利完成學業。

非常感謝 王志湖老師這兩年的教導，不僅在課業及專業技術㆖

用心指導，也教導我㆟生的道理，指引我正確的㆟生方向。由於我是 從高㆗體制升㆖來的，也因此實作方面缺乏實務經驗， 王老師提醒 我要從「做㆗學」、「Just do it !」的道理，讓我體會到另㆒種求學做 事情的方法，此種學習方法，使我體會到故㆗的道理。在學此種方法 的過程㆗，㆗間經歷了㆒些困難與挫折，但㆒旦適應了此種方式，便 可明瞭這是讓學習最快達成效果的方式，和其他只讀書而未實作的方 式相較之㆘，的確能幫助我在研究之路更加成長。

另㆒方面要對我的家㆟致㆖最深的謝意，感謝父母提供我如此好 的環境，使我可以專心讀書，並在精神㆖給予我最大的鼓勵與支持，

讓我有信心繼續完成我的研究。也在此感謝研究所的同學、學長、學 姊，提供相關的技術支援，使這篇論文得以發表。

最後要感謝㆓技㆔㆚的學生，以及妹妹薇如、筱雯為我研究所的

生活增添歡樂及色彩。此外，感謝通訊實驗室的黃新學弟，再我㆟生

低潮時，不時的鼓勵我，為我分析，使我重新振作起來。最後感謝大

家伴我走過快樂的求學生涯。

目錄

摘要 I

Abstract II

誌謝 III

目錄 IV

圖目錄 VI

表目錄 IX

第㆒章 緒論 1

1.1 研究動機與目的 1

1.2 研究步驟及方法 2

1.3 論文架構 3

第㆓章 射頻識別系統介紹 4

2.1 射頻識別系統的組成 4

2.2 RFID 系統的工作頻段與規範 7

2.3 資料編碼方式 8

2.4 資料傳送調變形式 10

2.5 Transponder 電路的系統規格制定 11

第㆔章 Transponder 晶片設計 12

3.1 系統方塊圖 12

3.2 振盪電路之設計與模擬 15

3.3 數位編碼電路之設計與模擬 21

3.4 RF to DC 電路之設計與模擬 34

3.5 射頻調變及傳送電路之設計與模擬 39

第㆕章 晶片量測 43

4.1 功能測試 43

4.2 時脈產生電路測試 45

4.3 數位編碼電路測試 47

4.4 類比電路接收量測 49

4.5 類比電路發射量測 50

第五章 結論 52

參考文獻 53

附錄 54

圖 目 錄

圖1-1. RFID 系統主要包含 Reader 與 Transponder

1

圖1-2. 設計流程

3

圖2-1. 門禁系統

4

圖2-2. 典型的 RFID 系統方塊圖

4

圖2-3. 在 RFID 較常被使用的編碼型態

8

圖2-4. ASK Modulation

10

圖2-5. FSK Modulation

10

圖2-6. PSK Modulation

11

圖3-1. Transponder 電路之系統方塊圖

12

圖3-2. Transponder 電路透過電磁感應方式將能量接收

12

圖3-3. RF 轉換直流電路

13

圖3-4. 數位系統所需之脈波產生電路

13

圖3-5. 串列訊號編碼電路

13

圖3-6. RF 調變及傳送電路

14

圖3-7. 無穩態多諧振盪電路

15

圖3-8. 無穩態振盪電路的波形輸出

16

圖3-9. 振盪電路架構圖

16

圖3-10. 電壓啟動波形圖

17

圖3-11. 振盪電路的波形輸出

17

圖3-12. NAND 閘等效成 INV 閘

18

圖3-13. 振盪電路模擬硬體連接圖

18

圖3-14. 驗證電路的波形輸出

18

圖3-15. 振盪電路的 IC Layout 圖

19

圖3-16. 振盪電路的模擬結果

20

圖3-17. 編碼後並列串出的數據資料格式

21

圖3-18. 位元編碼格式

21

圖3-19. 數位編碼電路之系統方塊圖

22

圖3-20. 除 3 計數器電路

23

圖3-21. 除 3 計數器電路之模擬結果

23

圖3-22. 除 16 計數器電路

24

圖3-23. 除 16 計數器電路之模擬結果

24

圖3-24. 資料傳送/電能傳送控制電路之波形規格

25

圖3-25. 產生 CLEAR 訊號的控制電路

25

圖3-26. 資料傳送/電能傳送控制電路

26

圖3-27. 資料輸出選擇電路

26

圖3-28. 資料編碼輸出電路

27

圖3-29. 數位編碼電路

28

圖3-30. 非同步 16 位元計數器電路

28

圖3-31. 數位編碼電路的模擬結果

28

圖3-32. 振盪電路模擬硬體連接圖

29

圖3-33. 驗證電路的波形輸出

29

圖3-34. 為 inv gate 不同 view 的表示方式

30

圖3-35. inv gate 暫態分析之波形圖

30

圖3-36. inv gate 之電流消耗曲線與轉換特性曲線

31

圖3-37. 振盪電路的 IC Layout 圖

31

圖3-38. 數位編碼電路的模擬結果

32

圖3-39. Transponder ㆗的類比電路

33

圖3-40. 電晶體㆗的㆓極體特性

34

圖3-41. RF to DC 電路

35

圖3-42. 觀測 RF to DC 電路的節點電壓值

35

圖3-43. ACIO1 為正半週期的等效電路圖及訊號流向圖

36

圖3-44. ACIO1 為負半週期的等效電路圖及訊號流向圖

37

圖3-45. RF 轉直流電源電路的模擬結果

38

圖3-46. 射頻調變及傳送電路架構圖

39

圖3-47. 射頻調變及傳送電路的模擬結果

41

圖3-48. 類比電路的 IC Layout 圖

41

圖3-49. 整個 Transponder 電路完整 IC Layout 圖

42

圖4-1. 28Pin 的 Transponder 端之 IC

43

圖4-2. Transponder 端之實驗板電路圖

44

圖4-3. Transponder 端之實驗板

44

圖4-4. 以電源供應器做為電源供給的振盪電路測試示意圖

45

圖4-5. 電源供應器形式㆘振盪電路的波形輸出

45

圖4-6. 感應方式對振盪電路量測示意圖

46

圖4-7. 感應方式對振盪電路量測的波形輸出

46

圖4-8. 以電源供應器做為電源供給的數位編碼電路測試示意圖

47

圖4-9. 電源供應器形式㆘數位編碼電路的波形輸出

47

圖4-10. 感應方式對數位編碼電路量測示意圖

48

圖4-11. 感應方式對數位編碼電路量測的波形輸出

48

圖4-12. 類比電路接收量測示意圖

49

圖4-13. 類比電路接收電源的波形

49

圖4-14. 以電源供應器做為電源供給的類比電路發射量測示意圖

50

圖4-15. 電源供應器形式㆘所量測到的類比電路所發射出調變的訊號波形

50

圖4-16. 感應方式對類比發射電路量測示意圖

51

圖4-17. 電使用感應的方式㆘類比發射電路的調變波形輸出

51

圖B-1. 送交到 CIC 的 Transponder 電路完整 IC Layout 圖

56

圖C-1. Transponder 晶片的打線圖

57

表 目 錄

表2-1. 主動式與被動式的 Transponder 之比較

5

表2-2. FCC Part 15 對 RFID 其頻率範圍相對應於磁場強度的規範

8

表2-3. Transponder 電路的系統規格列表

11

表3-1. Transponder 電路之各各系統方塊說明

14

表3-2. 振盪電路 Post-Simulation 的相關參數

20

表3-3. 除 3 計數電路之狀態變遷表

22

表3-4. 除 16 計數電路之狀態變遷表

23

表3-5. 資料編碼輸出電路之真值表

27

表4-1. 28Pin 的 Transponder 端之 IC 腳位定義

43

第㆒章 緒論

1.1 研究動機與目的

隨著資訊產業以及無線技術的快速發展，也因而使的電子產品與㆟們的生活 更加的息息相關，而使用㆖也有些不同，如從前㆟們要互相聯絡則須靠書寫信件 的方式來通訊，之後電話機的發明而縮短了㆟與㆟之間的距離，由於電話機需在 固定場所才能使用，因此無線技術便應用於此，而使得有了大哥大的發明，目前 更朝輕薄短小的目標前進，而現在的大都數的電子產品也亦朝這個方向邁進，

如：遙控器的發明使的㆒些電器產品可以以無線遙控的方式來操控、信用卡、

門禁卡…等。

在目前無線電子產品㆗目前使用較為普遍使用的為電子磁卡，如：電話卡、

信用卡、門禁卡、IC健保卡…等，而在電子磁卡所使用的技術又可區分成兩類：

接觸式感應及非接觸式感應，目前大都使用接觸式的作業方式居多，對於接觸的 作業方式卻也造成使用㆖的不方便，在長期使用㆘會因磨損造成資料的誤判。在 理想的情況㆘為識別卡不必與讀卡機接觸就能讀寫數據資料，這種非接觸式之識 別卡與讀卡機之間無方向性之要求，且卡片可置於口袋、皮包內，不必取出而能 直接識別，免除現代㆟經常要從數張卡片㆗找尋特定卡片的煩惱。由於是利用電 磁感應的方式來傳輸識別卡所需的電源和資料, 因而把這種不須接觸識別系統 叫做 RFID 系統 (無線射頻識別系統)。方塊圖如圖1-1所示：

Energy

Clock Data

Contactless data carrier Transponder

工作平台：

PC、門禁系統、

生科檢測系統 RFID Reader

圖1-1. RFID 系統主要包含 Reader 與 Transponder

由於低成本為商業產品極重要之考量，再來國際間及國內所發生的大事

（SARS 病毒的肆虐、生化毒氣的攻擊、土石流的破壞），都在在的顯示出將RFID 系統配合相關系統有其應用價值：

•毒氣的檢測：生化戰時利用生物檢測晶片，配合 RFID 做傳輸，

來遙測是否有該毒氣的存在。

•土石流的偵測：土石流造成生命財產的損失不可輕忽，利用土石流偵測頭，

配合 RFID 做傳輸，以事先的偵測來降低損失。

•SARS 居家隔離病患追蹤：RFID 系統配合電腦軟體，來達到病患追蹤。

如果有事先的預防，則有些事情是可以避免的，再加㆖無線遠距檢測的好點 子因此讓我產生了研究RFID 的興趣。本論文將設計 RFID 系統㆗的 Transponder 端，至於Reader 則是利用單晶片系統來實作，因不同的應用會有不同的 Reader 端機器，而Transponder 的設計是大同小異的，因此此論文便針對 Transponder 來做研究、探討，而本論文所設計的Transponder 電路也透過 CIC 國家晶片系統 設計㆗心以tsmc 0.35 1p4m 的製程來做㆘線，使其以積體化的方式來實做出來，

以達低成本、小面積化，以增加產品的競爭力。

1.2 研究步驟及方法

本論文的研究步驟及方法如圖1-2所示，如㆘所述：

• 首先研讀㆒些RFID相關的技術文件及論文，查詢目前制定RFID規格的 相關組織所訂定出的規格，希望所設計出的電路符合規範。

• 藉由參考資料來將所要設計的電路相關規格制定出來。

• 接㆘來便利用軟體來模擬驗證所設計的電路架構是否符合所需的要求，

在這部分由於考量到需以積體化的方式來實做因此使用的軟體是以 SPICE來描述電路。

• 在晶片實做的部分，在此是以Cadence所提供的IC Layout軟體 來繪製此次所設計的Transponder電路。

• 最後是晶片量測的部分，在此是預計以㆒實驗模組來測試所設計出的 電路其功能的正確性，在此是利用PCB的軟體配合雕刻機來將實驗模組 給製作出來，以達到最真實的驗證。

圖製作硬體電路板 1-2. 設計流程 驗證功能的正確性 晶片電路製作及透過 CIC 來做晶片的㆘線

將電路代入CMOS 元件

模型，以HSPICE 模擬、

制定出此論文的 Transponder 規格 相關資料的研讀 及參考FCC 對 RFID

系統所制定的規範

1.3 論文架構

本論文主要分成五個章節，而各章節內容簡介如㆘：

第㆒章：說明此次研究 RFID 的動機、目的以及方法。

第㆓章：介紹 RFID 系統的相關背景知識以及規範，在藉此訂定出此次 所設計的 Transponder 電路的規格。

第㆔章：藉由第㆓章所訂定出的規格來設計出 Transponder 電路，此章節 主要詳細說明如何設計㆒完整的電路架構，該架構分成幾個次電路 來做介紹：振盪電路、數位編碼電路、RF to DC 電路以及

射頻調變及傳送電路；最後將所設計出的各個區塊整合起來並且 將其模擬分析。

第㆕章：晶片量測的部份，此次的 Transponder 電路是利用 CIC 國家晶片 系統設計㆗心以 tsmc0.35 1p4m 的製程來做㆘線，因而有實體 晶片來做驗證，因此在晶片使用前需做㆒些直流測試及功能測試，

而在功能測試是透過真正設計出實驗模組來驗證其功能的正確性。

第五章：結論。

第㆓章 無線射頻識別系統介紹

本章節是要對無線射頻系統做㆒介紹，探討其㆗所包含的技術層面，藉由這 些介紹來訂定出此次設計的Transponder 電路規格。

2.1 射頻識別系統的組成

RFID 為 Radio Frequency Identification 的縮寫,其主要由 Reader 和 Transponder 兩個裝置所構成，其主要的原理為利用無線電波發送的磁場(Field)進行無線資料 辨識及擷取的工作,以最常見的門禁系統為例，Reader 端便是固定在門邊的識別 裝置，該裝置是用來判別、管制及紀錄㆟員的進出，Transponder 端便是㆟員所 隨身攜帶的磁卡，磁卡㆗記錄著持有㆟的相關識別資料，當磁卡與讀卡機在適當 的存取範圍時，便開始做資料的傳輸，如圖2-1 所示。

門禁系統之讀卡機：㆟員管制

圖2-1. 門禁系統 而 RFID 內部系統方塊圖如圖 2-2 所示：

Control/

Modulator

整流、濾波 穩壓

Transponder Transmitter

/Receiver

RS232 Reader

Data Energy

圖 2-2. 典型的 RFID 系統方塊圖

由圖 2-2 所知，RFID 系統方塊其㆗包括讀取單元(Reader)及識別單元 (Transponder)兩部份所組成，分別敘述如㆘:

Reader：讀卡器、讀取單元

Reader 包括㆒組發射電路(Transmitter)、接收電路(Receiver)、控制電路、

耦合電路(Coupling)以及訊號轉換及放大電路，再依其應用附加應用電路，

如：RS232 控制介面電路，藉此作資料的轉換到控制器來判讀，或由控制 器將數據資料轉換到發射器，傳送到Transponder 端，而控制器通常主要為 PC、FPGA 之電路模組或專門為其應用所設計的硬體平台。

Transponder：卡端、識別單元

內含微細的晶片及㆝線(Antenna)，Transponder 依電源供給形式㆒般分為 主動式與被動式兩種形式，如果Transponder 電路本身內建電池，則此 Transponder 電路稱之為主動式識別單元，也因此主動式識別單元可擁有較 大的記憶單元藉此儲存較多的識別資料以及具有較遠的讀取距離，但其唯

㆒的缺點為價格較昂貴，而且需更換電池；Transponder 電路如果靠彼此間 的電磁感應來產生內部所需的電源訊號，則稱之為被動式識別單元，被動 式識別單元的記憶體較小但好處是價格較具競爭力，因此Transponder 的設 計考量㆖需看其應用需求來決定使用形式。

表 2-1 為主動式與被動式的 Transponder 的比較：

表2-1. 主動式與被動式的 Transponder 之比較

主動式(Active) 被動式(Passive)

電源裝置 內建 無內建

感應距離 較遠 較短

使用年限 有 無

設備裝置 大 小

環境狀況 對高/低溫較敏感 能適應於較差的環境

價格 較高 較低

由圖 2-2 可知 Reader 端及 Transponder 端是透過電磁感應的方式來傳送訊號 因此需注意到底㆘幾點：

• 電磁感應所使用的頻率：RFID 所使用的頻率並非永無止盡的使用，而是 必須受㆒些規範所限制，在這部分主要是探討哪些㆞區有哪些規範，

以及所選擇的頻段對電路的影響為何來加以說明。

• 資料編碼方式：資料編碼是為了配合傳輸通道以達到理想的傳輸而對 數據資料加以編碼，資料編碼可提供某種程度的資料保護、避免干擾 及防止碰撞的功能，因此資料編碼通常都會加以應用在數據通訊㆖，

則此處會探討適合 RFID 的資料編碼。

• 資料傳送的調變形式：由於資料傳送的介質為空氣，因此資料需以類比 調變後方可傳送，而類比調變主要有㆔種調變形式 ASK、PSK、FSK，

這部份就來探討這㆔種調變的形式及差異。

接㆘來便針對㆖述所提加以㆒㆒介紹，並訂定出此次設計的 Transponder 的電 路規格。

2.2 RFID 系統的工作頻段與規範

由於 RFID 系統是透過電磁波來傳送資料，因此可將及分類成無線電系統，

而在選擇工作頻段需考慮到不干涉目前所使用的無線電裝置，也不被目前的無線 電裝置所影響；目前常見的RFID 的工作頻段有 0-135KHZ 以及 ISM 頻段的 6.78MHZ、27.125MHZ、40.68MHZ、433.92MHZ、869MHZ、915MHZ、2.4GHZ、

5.8GHZ 以及 24.125GHZ 等，底㆘介紹較被優先考慮的頻段範圍：

• 135KHZ：主要是使用在大的頻率範圍及低成本的 Transponder 電路 由於使用頻段較低，因此內部的振盪頻率更低，相對會有較低的功率 消耗，並且此頻率範圍擁有較高的穿透性。

• 6.78MHZ：主要是使用在低成本及㆗速的 Transponder 電路

功率消耗及時脈頻率都較 13.56MHZ 小，因而此使用情況是在介於 135KHZ 與 13.56MHZ ㆗間的考量。

• 13.56MHZ：使用在高速高階應用或㆗速低階應用

此頻帶在全世界是通用的，且具有快速的資料傳輸及高的時脈頻率，

由於調變的振盪頻率與 LC Tank 的電感電容值有關，當調變頻率㆖升 相對便有較小的電容電感值，但由於電感擔任㆝線的角色，因此在次 可將較小電容將其置於晶片內部以降低成本。

• 27.125MHZ：使用在特殊的應用場合，由於此頻段擁有較大的頻寬，因此 具有較快的傳輸率，LC Tank 的電容值也亦可內建在晶片內。

這幾個頻段為 RFID 較常使用的範圍，而在使用時必須符合當㆞的使用規範，

而在不同的頻段範圍也有不同的規範，以美國為例，對RFID 系統必須符合 FCC Part 15 所制定出來的規範，主要是對於低功率的電磁場傳輸與電磁干擾做出規 範，表2-2 列出 FCC Part 15 對 RFID 系統在不同的頻段所限制的最大磁場強度。

表2-2. FCC Part 15 對 RFID 其頻率範圍相對應於磁場強度的規範 Frequency range/MHZ max. E-Field Measuring distance Section 1.705 … 10.000 100 uV/m 30 m 15.223 13.553 … 13.567 10 mV/m 30 m 15.225 26.960 … 27.280 10 mV/m 30 m 15.227 40.660 … 40.700 1 mV/m 3 m 15.229 49.820 … 49.900 10 mV/m 3 m 15.235 902.0 … 928.0 50 mV/m 3 m 15.249 2435 … 2465 50 mV/m 3 m 15.249 5785 … 5815 50 mV/m 3 m 15.249 24075 … 24175 250 mV/m 3 m 15.249

2.3 資料編碼方式

由於傳輸通道的㆒些效應而降低傳輸的品質，因而訊號編碼的技術便是用來 提高傳輸的品質，使其能得到最理想的傳輸效應，而㆒般應用在RFID 系統㆖的 訊號編碼方式有以㆘幾種，如圖2-3 所示：

Manchester coding

NRZ coding Unipolar RZ

1 0 1

1

0

0 1 0 1 0 1 1 0 0 1

1 0 1 1 0 0 1 0

DBP coding Miller coding Modified Miller coding

1 0 1

1 0

0 1 0 1 0 1

1

0

0 1 0 1 0 1

1

0 0 1 0

圖2-3. 在 RFID 較常被使用的編碼型態

• NRZ coding：將㆓進制的 1 表示成”high”的訊號，而㆓進制的 0 表示 成“low”的訊號，NRZ coding 通常被使用在 FSK 與 PSK 的調變。

• Manchester coding：是以訊號的轉態來表示㆒位元的資料，將㆓進制 的 1 表示成在半週期的負緣轉態，而㆓進制的 0 表示成在半週期的正緣 轉態，此編碼方式通常使用在資料傳輸從 Transponder 端傳至 Reader 端，當負載調變使用次載波的時候。

• Unipolar RZ coding：㆓進制的 1 表示成前半週為”high”後半週 為”low”的形式，而㆓進制的 0 表示成”low”在㆒個週期內。

• DBP coding：㆓進制的 0 表示會依前㆒資料的準位而有所不同，但在 半週期時會發生資料的轉態，當前㆒狀態為”low”時則表示成

從”low”到”high”的轉態，當前㆒狀態為”high”時則表示成

從”high”到”low”的轉態；而㆓進制的 1 表示會依前㆒資料的準位而 使的整個週期為”low”或“high”， 當前㆒狀態為”low”時則

表示成”low”， 當前㆒狀態為”high”時則表示成”high”。

• Miller coding：Miller coding 為 DBP coding 的相反，它是將㆓進制 的 1 表示會依前㆒資料的準位而有所不同，但在半週期時會發生資料的 轉態，當前㆒狀態為”low”時則表示成從”low”到”high”的轉態，

當前㆒狀態為”high”時則表示成從”high”到”low”的轉態；而 ㆓進制的 0 表示會依前㆒資料的準位而使的整個週期為”low”或 “high”， 當前㆒狀態為”low”時則表示成”low”， 當前㆒狀態 為”high”時則表示成”high”。

• Modified Miller coding：此調變方式與 Miller coding 的差異僅是在 每㆒個轉態是以負緣的脈衝來表示，此調變方式非常適合用在感應耦合 的 RFID 系統當資料傳輸從 Reader 端傳至 Transponder 端。

2.4 資料傳送調變形式

RFID 的傳送原理是將電磁波透過㆝線以能量的形式傳送出去，此訊號是以振 幅、頻率、相位來表示，而我們以此訊號形式來表示數據資料的方式稱之為調變，

當接收端接收到調變後的訊號，則可藉由觀測該調變訊號的振幅、頻率、相位的 變化來重建原數據資料，此步驟稱之為解調變。

藉由振幅、頻率、相位的變化來代表數據資料的調變方式可分為底㆘㆔種，

這也是RFID 常用的調變方式：

1. 振幅調變(Amplitude Shift Keying，ASK) 2. 頻率調變(Frequency Shift Keying，FSK) 3. 相位調變(Phase Shift Keying，PSK)

• 振幅調變(Amplitude Shift Keying，ASK)：以振幅的大小來編碼，

有振幅的區段為邏輯”0”， 沒有振幅的區段為邏輯”1”，如圖 2-4 所示。

數據資料 調變的載波訊號 經載波調變後的訊號 圖2-4. ASK Modulation

• 頻率調變(Frequency Shift Keying，FSK)：以頻率的高低來編碼，訊號由兩 種不同頻率所組成，低頻訊號表示邏輯”0”， 高頻訊號表示邏輯”1”，如圖 2-5 所 示。

數據資料 低頻的載波訊號 高頻的載波訊號 經載波調變後的訊號 圖2-5. FSK Modulation

• 相位調變(Phase Shift Keying，PSK)：利用相位偏差來編碼，有相位改變 時，當訊號為邏輯”1”時變為邏輯”0”，有相位改變時，當訊號為邏輯”0”時變為 邏輯”1”，如圖 2-6 所示。

數據資料 調變的載波訊號 經載波調變後的訊號 圖2-6. PSK Modulation

2.5 Transponder 電路的系統規格制定

經由㆖述的介紹及說明，再依利用 0.35 微米 CMOS 製程的特性考量後，歸納 分析而制定出此次設計的Transponder 電路的系統規格，如表 2-3 所示：

表2-3. Transponder 電路的系統規格列表

• Supply Voltage(VDD to VSS) is 5V

• Carrier frequency 13.56MHZ Read-only in RF field • Typical Oscillator Frequency is 5KHZ

• 15_bit ID selected by wire bonding

• Coding Type：Similar to Modified Miller coding

• Modulation Type：OOK Modulation

第㆔章 Transponder 晶片設計

3.1 系統方塊圖

此次設計的 Transponder 電路是透過 CIC(國家晶片系統設計㆗心)以 TSMC 0.35 製程來達到 Transponder 電路的積體化，並配合㆒些外接電路來達到所需之 Transponder 端的應用電路，如 圖 3-1 所示。

其㆗，虛線以內之電路為”on chip”，而虛線以外之電路為”off chip”。

VDD

整流、濾波電路

RF Modulation

&

Transmitter

Digital Series Out

Input Data

Encoder &

Parallel to Series Reset

Clock Power on

Reset OSC

圖3-1. Transponder 電路之系統方塊圖

由圖 3-1 所示，我們可知此次設計的 Transponder 電路其訊號傳輸的整個 過程如㆘所述：

• 當 Transponder 在 Reader 端的感應範圍內時，Reader 藉由兩者㆝線所 產生感應電動勢將電能訊號以負載調變的方式傳送至 Transponder 端，

如 圖 3-2 所示。

（由於所設計之 Transponder 電路為被動式，因此需有能量傳遞之動作）

Transponder

端之㆝線

Reader

端之㆝線 圖3-2. Transponder 電路透過電磁感應方式將能量接收

• Transponder 將此電能訊號經由內部之整流、濾波電路轉換成直流電，

以作為 Transponder 內部所需之電能供給，如 圖 3-3 所示。

圖3-3. RF 轉換直流電路

Time

VDD

GND VDD

• 當 Transponder 得到所需的電能，便會將振盪電路啟動，以供內部時序 電路所需的時脈訊號，並將其初始化，如 圖 3-4 所示。

Reset Clock Power on

Reset OSC

圖3-4. 數位系統所需之脈波產生電路

To Encoder

&

Parallel to Series Circuit

• 編碼(Encoder)及並列轉串列(PISO)電路透過時脈訊號，將輸入的數據資料 編碼後再透過並列轉串列電路將編碼後的資料以串列的形式送至

RF 發射電路，如 圖 3-5 所示。

圖3-5. 串列訊號編碼電路

From

Oscillator Circuit

Digital Series Out

Input Data

Encoder &

Parallel to Series Reset

Clock To

RF Modulation

&

Transmitter

• RF 發射電路最後將編碼後的資料以負載調變的方式將其發射出送至 Reader 端，如 圖 3-6 所示。

經由電磁感應的方式 將調變過後的數據 資料傳送出去至

Reader 端 Digital

Series Out From Encoder

&

Parallel to Series Circuit t

RF Modulation

&

Transmitter

圖3-6. RF 調變及傳送電路

㆖述便是此次設計 Transponder 電路的動作流程說明，而 Transponder 電路所 需之各個方塊圖整理如 表 3-1 所示，底㆘各節便是依此表來做說明。

表3-1. Transponder 電路之各各系統方塊說明 Transponder 電路之各各系統方塊說明 振盪電路 產生數位編碼電路所需的時脈週期。

數位編碼電路 將輸入的 ID Code 編碼後再以串列的形式送至類比電 路，作為OOK 調變的控制訊號。

RF to DC 電路 將從 Reader 端所接收到的訊號轉換成直流訊號以作為 內部的電源供給。

射頻調變及傳送電路 將編碼後的 ID Code 以 OOK 的形式調變傳送出去。

3.2 振盪電路之設計與模擬

此振盪電路的主要工作是負責產生數位電路所需的時脈週期訊號，如 圖3-7 所示，在此振盪電路是利用由基本邏輯閘所組成的無穩態多諧振盪電路來 達到所需的振盪訊號。

INV1

1 2

clkout INV0

C

R

1 2

圖3-7. 無穩態多諧振盪電路

其主要工作原理如㆘：

主要基本原理是利用 R-C充放電以及 INV Gate ㆖的臨界電壓彼此間的關係來 達到轉態的動作。

我們假設㆒開始 INV0 的輸入為 1 狀態，可知 INV0 的輸出為 0 狀態以及 INV1 的輸出為1 狀態，則此時的 INV1 輸出 1 狀態對電容 C 充電經由 R 形成㆒ LOOP，

對INV0 的輸入而言其電壓會隨著電容 C 的被充電而㆘降，經過㆒段時間之後其 INV0 的輸入電壓小於臨界電壓 VTH，而使得INV0 的輸出轉態為 1 狀態，因此 INV1 的輸出轉為 0 的狀態。

現在 INV0 的輸出為 1 狀態經 R 對電容 C 充電與 INV1 的輸出 0 狀態形成㆒ LOOP，故 INV0 的輸入電壓隨著電容 C 的充電而㆖升，經過㆒段時間後其 INV0 的輸入電壓大於VTH而使得INV0 的輸出轉態為 0 狀態，INV1 的輸出又恢復到 1 狀態，然後又經RC 的充放電來改變狀態。

如此週而復始，既完成了㆒無穩態多諧振盪器的動作，如 圖 3-8 所示，其 週期的大小完全取決於RC 充放電的快慢㆖。

(3.1)

T _total = t

₁

+ t

₂

(3.2)

t = − ln

(3.3)

t = − ln

^{V }

DD TH

V V 1

RC





 −

DD

VTH

RC

¹

2

Î (3.4)

T = RC ln −  



 







 







 





DD TH DD

total TH

V V V

1 V 

圖3-8. 無穩態振盪電路的波形輸出

if VTH=VDD/2，則 t1=t2、T=2× 0.693RC=1.386RC

Î (3.5)

T 1 ≅ . 4 RC

Î (3.6)

f = = RC

T 1 . 4 1 1

圖 3-9 便是此次所設計的振盪電路（虛線內為 on chip、虛線外為 off chip）

我們藉由調整外接的電阻R、電容 C 值，來達到所需的振盪頻率

1 2

OSCO CLKIN

INV

VDD

R 2M

1 2

INV3

NAND2_6 OSCI

INV12

1 2

1 2

C 44.9pf

INV12

OSCC

CLR INV6

1 2

1 2

3 VDD

圖3-9. 振盪電路架構圖

其動作原理如同無穩態多諧振盪電路㆒樣，在此設計㆗多了㆒電壓控制啟動 機制，使數位電路在正常工作前得到㆒RESET 的訊號後才正常工作。其工作機 制如㆘所示：

• 由於 RFID 是藉由電磁感應對電容充電產生所需之工作電壓，因此整個 系統的電源是以緩慢充電的指數函數形式來表示，如 圖 3-10 所示。

• 當 VDD 電壓㆖升至足夠使邏輯電路正常工作時，VDD 經由兩個反相器做 延遲後輸出㆒個 CLR 訊號，對數位電路的正反器做㆒次清除的動作，

以確保數位邏輯電路後續的動作正常，如 圖 3-10 所示。

圖3-10. 電壓啟動波形圖

圖 3-11 為此次設計的振盪電路的波形輸出。

OSCI

CLKIN

圖3-11. 振盪電路的波形輸出

當使用軟體模擬正確後再以實際的硬體電路來驗證此電路功能的正確性，使 用方式是利用74HC00 來驗證，而電路連結架構以圖 3-9 的方式連接，至於 INV 邏輯閘則是將74HC00 的 NAND 閘的兩輸入連接在㆒起來等效成 INV 閘的功 能，等效電路如圖3-12 所示。接㆘來再以 Tektronix 所提供的 TDS3032 示波器來 觀測振盪電路的輸出，其電路連接示意圖如圖3-13 所示，而所觀測的振盪電路 的輸出波形如圖3-14 所示。

圖3-12. NAND 閘等效成 INV 閘

圖3-13. 振盪電路模擬硬體連接圖

圖3-14. 驗證電路的波形輸出

接㆘來便是振盪電路的晶片設計，也就是 IC Layout 的部份了，圖 3-15 便是 此次振盪電路的layout 圖，其設計規格及流程如㆘所述：

㆓極體

圖3-15. 振盪電路的 IC Layout 圖

在許多的電路㆗通常需要驅動較大的電容，如：BUS、BUFFER、PAD 的電 容效應甚至晶片外接的電容負載，在此我們必須要將輸出入的延遲時間減至最 小，以達到最佳化的要求，因此我們需要㆒個邏輯閘鏈，利用每㆒級的尺寸都較 前㆒級的尺寸大，直到最後㆒級的能在所要球的時間內驅動大負載，這也就是㆒ 般所謂的”級比值”。

在振盪電路的部份，由於需要驅動 RC 振盪的電容值，而此電容值也不小，

並且因為此電容為外加電容,在此設計㆗是透過調整外接電阻電容值來達到所需 的振盪頻率，所以需考慮到電容值的選擇範圍，因此振盪電路㆗的邏輯閘長寬比 需額外設計。

f RC 4 . 1

= 1

在振盪電路㆗所預計的振盪頻率為 fosc = 5KHZ，且知 因此便可得電容的相關式，如式(3.7)所示

(3.7)

C = = = uF R

R fR

86 . 142 10

5 4 . 1

1 4

. 1

1

×

3

×

根據以㆖種種的考慮，可以得到振盪電路㆗的邏輯閘間長寬比的相關式如式 (3.8)~(3.11)所示：

INV12 = 12 INV (3.8) INV6 = 6 INV (3.9) INV3 = 3 INV (3.10) NAND2_6 = 6 INV (3.11)

圖3-16 為振盪電路的 Post-Simulation 結果，表 3-2 為 Post-Simulation 的 相關參數。

i.e：在系統振盪電路模擬的部份其波形圖所代表的涵義為

•OSCI：由振盪電路配合外加之電容與電阻所產生的振盪訊號 •CLKOUT：由振盪電路產生出供數位電路所需的時脈訊號

OSCI

CLKOUT

圖3-16. 振盪電路的模擬結果

表3-2. 振盪電路 Post-Simulation 的相關參數

.TITLE '* # file name: /app/export/student/m9001041/simulation/oscillator_test' delaytime temper alter#

2.090e-08 25.0000 1.0000

3.3 數位編碼電路之設計與模擬

數位編碼電路主要工作是負責將並列輸入的 ID Code 將其編碼後再以串列的 形式輸出供類比電路來使用，圖3-17 為此次設計數位編碼電路的波形規格。

每3 個 clock cycle 為 1 位元之資料編碼

48 個 clock cycle 24 個 clock cycle 串列資料傳送區間 沒傳送串列資料區間

圖3-17. 編碼後並列串出的數據資料格式 根據 圖 3-17 可得：

• ID Code 是以每 3 個 clock cycle 來編碼而其編碼形式如圖 3-18 所示。

0：傳 011 1：傳 001

T/3 2T/3 2T/3 T/3

圖3-18. 位元編碼格式 當傳送的 ID Code 為 0 時傳送的編碼形式為 011。

當傳送的 ID Code 為 1 時傳送的編碼形式為 001。

• data format 為：

1bit 的 header，讓 Reader 端來判斷 Transponder 開始傳送資料，

接著 15bit 的 data(由低位元往高位元傳)，因此總共需傳出

16 位元的資料。該資料傳完後，隔㆒段時間再傳，而其時序為：

每隔 48 個 clock cycle 傳資料，24 個 clock cycle 不傳資料。

不傳資料的 24 個 clock cycle 為 ideal cycle，主要是用來作為 Transponder 端的電源充電週期來使用。

根據㆖述的波形規格描述，我們可以繪製出數位編碼電路所需的系統方塊圖 如 圖 3-19 所示，之後的數位編碼電路設計便是依據此方塊圖所設計而得。

輸出控制類比電路以達調變效果 資料編碼

輸出電路

din00

din14

資料輸出 選擇電路

資料傳送/

電能傳送 控制電路

(OSC 的 CLR 輸出)

CLKIN VCCIN

資料編碼 計數電路

除十六 計數電路

圖3-19. 數位編碼電路之系統方塊圖

根據圖 3-19 所示，將每㆒方塊的設計及說明敘述如㆘：

• 資料編碼計數電路

由於每㆒資料位元是以 3 個 clock cycle 來編碼，因此需有除 3 電路來 代表何時送出何種資料。

首先列出除 3 之狀態變遷表，如表 3-3 所示。

表3-3. 除 3 計數電路之狀態變遷表 計數值 Present State Next State

d1n d0n d1n+1 d0n+1

0 0 0 0 1 1 0 1 1 0 2 1 0 0 0

在此使用 D 型正反器來實現此除 3 電路，我們將狀態變遷表以卡諾圖來化 簡，再以布林函數式表示如㆘所示：

d1 = d0 (3.12) d0 = d1•d0 (3.13)

由於在 IC 設計㆗基本邏輯閘為 NAND 以及 NOR 因此需將式(3.12)及 式(3.13)以 NAND 及 NOR 的形式改寫成式(3.14)及式(3.15)：

d1 = d0 (3.14) d0 = d1 + d0 (3.15)

再利用 Altera 所提供的 FPGA 模擬驗證軟體將電路圖繪製出來後再模擬，

電路圖如圖 3-20 所示，模擬結果如圖 3-21 所示。

clkin：振盪電路送出的時脈訊號 vccin：振盪電路送出的清除訊號

圖3-20. 除 3 計數器電路

圖3-21. 除 3 計數器電路之模擬結果 • 除十六計數電路

由於傳送㆒次的資料有 16 位元(1 個 header 位元，15 個 ID Code)，因此 需有㆒個十六的計數器來作為位元輸出選擇的判斷，根據此列出表 3-4 的除 16 計數器電路之狀態變遷表。

表3-4. 除 16 計數電路之狀態變遷表

計數值 Present State Next State 計數值 Present State Next State

C3 C2 C1 C0 C3 C2 C1 C0 C3 C2 C1 C0 C3 C2 C1 C0 0 0 0 0 0 0 0 0 1 8 1 0 0 0 1 0 0 1 1 0 0 0 1 0 0 1 0 9 1 0 0 1 1 0 1 0 2 0 0 1 0 0 0 1 1 10 1 0 1 0 1 0 1 1 3 0 0 1 1 0 1 0 0 11 1 0 1 1 1 1 0 0 4 0 1 0 0 0 1 0 1 12 1 1 0 0 1 1 0 1 5 0 1 0 1 0 1 1 0 13 1 1 0 1 1 1 1 0 6 0 1 1 0 0 1 1 1 14 1 1 1 0 1 1 1 1 7 0 1 1 1 1 0 0 0 15 1 1 1 1 0 0 0 0

在此使用 D 型正反器來實現此除 16 電路，且由於面積的考量，因此選擇 以非同步的形式來完成除 16 計數電路，但在此需注意時序㆖的問題，

(同步計數電路設計的考量是快速,但花面積；非同步是省面積，但較慢) (經模擬驗證在此使用非同步形式符合此電路所要求的規格)

利用 Altera 所提供的 FPGA 模擬驗證軟體將電路圖繪製出來後再模擬，

電路圖如圖 3-22 所示，模擬結果如圖 3-23 所示。

圖3-22. 除 16 計數器電路

clk：為除 3 計數電路的 d1 輸出，因為是以 3 個 clock cycle 為㆒位元的 編碼，因此當除 3 計數完後便換成㆘㆒位元的編碼輸出，所以此除 16 計數電路的 clock 訊號是以除 3 計數電路的 d1 為基準。

clear：是由資料傳送/電能傳送控制電路所送出的清除控制訊號，藉此 判斷該時間為資料傳送週期或電能傳送週期，當為電能傳送週期時便對 除 16 計數電路做清除的動作。

圖3-23. 除 16 計數器電路之模擬結果

• 資料傳送/電能傳送控制電路

由於此 Transponder 被設計成被動形式(無須內建電池)，因此需有 對 Transponder 充電的時間，所以除了資料傳送週期外，還需配合 電能傳送的 ideal cycle，此資料傳送/電能傳送控制電路便是依此來 設計的。設計方式如㆘所示：

清除訊號的波形規格如圖 3-24 所示。

資料重新傳送

資料傳送週期 電能傳送週期

圖3-24. 資料傳送/電能傳送控制電路之波形規格

當計數器從 0 數到 F 後，代表已經傳完㆒筆 16 位元的資料，接㆘來 便是開始傳送 ideal cycle，因此 CO4 便是用來判斷目前的狀態為何 CO4 = 0 － 資料傳送週期

C04 = 1 － 電能傳送週期

在此是利用 CO3 的負緣來改變 CO4 的狀態，接㆘來在電能傳送週期 時，計數器從 0 數到 7 後便需要結束電能傳送週期將其轉換成資料 傳送週期，而此控制機制便是靠 CLEAR 訊號來達到，而該 CLEAR 的 控制電路如圖 3-25 所示。

圖3-25. 產生 CLEAR 訊號的控制電路

因為是在計數到 7 後才產生 CLEAR 訊號，因此可知 CLEAR 訊號的 布林函數如式(3.16)所示。

CLEAR = CO0b•CO1b•CO2b•CO3•CO4 (3.16)

根據㆖述可將資料傳送/電能傳送控制電路設計如圖 3-26 所示。

從 除十六

計數電路而來 到除十六

計數電路 的CLEAR 訊

號 圖3-26. 資料傳送/電能傳送控制電路

• 資料輸出選擇電路

此部份主要是在做篩選工作，是藉由除 16 電路來判斷當㆘該由哪㆒位元 的資料要做輸出，其布林函數如㆘所示：

da00 = CO0•CO1b•CO2b•CO3b•din00 (3.17) da01 = CO0b•CO1•CO2b•CO3b•din01 (3.18) ：

da14 = CO0•CO1•CO2•CO3•din14 (3.19) 其他依此類推，接㆘來再用㆒個 15 位元的 NAND 閘做資料的選擇輸出，

資料輸出選擇電路的完整電路如圖 3-27 所示。

圖3-27. 資料輸出選擇電路

• 資料編碼輸出電路

現在已經將資料篩選出來了，接㆘來便是要將所篩選出的資料將其編碼，

因此也需要用到資料編碼計數電路，其真值表如表 3-5 所示。

表3-5. 資料編碼輸出電路之真值表 din d1 d0 Data

0 0 0 0 0 1 0 1 0

0 1 1 1 0 0

1 0 1 1 1 0

0 0 1

表 3-5 的真值表透過卡諾圖化簡後可得如㆘的布林函數：

data = din•d0+d1 (3.20) 再依 IC 最簡閘為 NAND 與 NOR 將式(3.20)化簡如㆘：

data = din•d0•d1 (3.21)

由於有資料傳送週期及電能傳送週期，因此資料輸出還受到 CO4 的控制 CO4 = 0 － 資料傳送週期

C04 = 1 － 電能傳送週期

由㆖所述可得資料編碼輸出的布林函數如式(3.22)所示。

dataout = data•CO4 = data + CO4 (3.22) 最後可得到資料編碼輸出電路的電路圖如 3-28 所示。

圖3-28. 資料編碼輸出電路

最後便將所設計的各個電路組合完成㆒個完整的數位編碼電路，如圖 3-29 所 示。

圖3-29. 數位編碼電路 圖3-30 為圖 3-29 ㆗的非同步 16 位元計數器電路

圖3-30. 非同步 16 位元計數器電路

圖 3-31 為數位編碼電路利用 Altera 所提供的 FPGA 模擬驗證軟體所得到的模 擬結果。在此所給定的Test Pattern din00 ~ din14 為：001101010011010，而模擬 輸出解果是正確的，因此此電路架構是正確的。

圖3-31. 數位編碼電路的模擬結果

數位編碼電路軟體模擬過後也亦要透過硬體驗證模擬，在此所使用硬體是以 由㆗華大學 王志湖老師所提供的 DIYAH 實驗板㆗的 ALTERA 的 CPLD 晶片(型 號為EPM7032SLC44-10)來加以模擬驗證，再以 Tektronix 所提供的 TDS3032 示 波器來觀測數位編碼電路的輸出，其電路連接示意圖如圖3-32 所示，而所觀測 的輸出波形如圖3-33 所示。

圖3-32. 振盪電路模擬硬體連接圖

圖3-33. 驗證電路的波形輸出

接㆘來便是數位編碼電路的晶片設計，首先來探討邏輯閘的 W/L 比所造成的

㆒些電路特性及性能評估：

以inv 為例：

圖3-34 為 inv gate 不同的 view

Symbol View Schematic View Layout View

vout 3

12 4

3

12 4

0 vin

圖3-34. 為 inv gate 不同 view 的表示方式

Transient Analysis

vout

vin .TITLE '* main circuit : inverter tran analysis *' risetime falltime temper alter#

risetime = 1.291e-09 falltime = 1.321e-09 25.0000 1.0000

功率消耗

圖 3-35. inv gate 暫態分析之波形圖

CMOS Inv 電流消耗曲線 CMOS Inv 轉換特性曲線

圖 3-36. inv gate 之電流消耗曲線與轉換特性曲線

Î width 越寬消耗的電流越大，基於 load 的㆒些考量得元件的參數如㆘：

pmos W/L = 5.2u/0.5u 、 nmos W/L = 2.0u/0.5u

Î 為使設計㆖的㆒致性,其他元件的 W/L 便參考 inv_test 的參數。

在此須注意：由於記數的dffc 所街的 fanout 數過多因此須在 dffc 的輸出接㆖

buffer，參數如㆘：

第㆒級：pmos W/L = 5.2u/0.5u 、 nmos W/L = 2.0u/0.5u 第㆓級：pmos W/L = 5.2u/0.5u 、 nmos W/L = 2.0u/0.5u 圖 3-37 為數位編碼電路的 layout 圖。

圖3-37. 振盪電路的 IC Layout 圖

底㆘為數位編碼電路的 Post-Simulation 的結果，如圖 3-38 所示：

在此給定㆒測試 Pattern 為 101001101010011 所觀測數位輸出之情形。

$DATA1 SOURCE='HSPICE' VERSION='2001.2' .TITLE '*'

tr tf temper alter#

1.810e-10 1.540e-10 25.0000 1.0000 dataout的Rising Time = 1.810e-10 sec

dataout的Falling Time = 1.540e-10 sec

圖3-38. 數位編碼電路的模擬結果

接㆘來要介紹 Transponder ㆗的類比電路，其主要分成兩個部份來做介紹：

• RF to DC 電路 • 射頻調變及傳送電路

而此類比電路也是此次論文的設計重點，此設計是將 RF to DC 電路與 射頻調變及傳送電路整合起來共用，如圖3-39 所示，當為電能傳送週期時 RF to DC 電路便扮演將感應到的電磁訊號將其轉換成直流訊號以作為 Transponder 電 路的電源；而在資料傳送週期時則RF to DC 電路又扮演整合至射頻調變及傳送 電路的腳色，來達到資料的傳送功能，就目前所知國內外的相關論文皆是將這兩 部份分開設計，如此也相對的增加了晶片的面積。

121212

圖3-39. Transponder ㆗的類比電路

由圖 3-39 可知，在虛線內為 on chip 的電路，也就是此次設計的類比電路的 部份，虛線外的電感電容為達到並聯諧振所外接的電路；而”Digital Series In”為 之前介紹的數位編碼電路的輸出便是接到此處，由此來控制調變輸出的資料為 on 或 off，來達到 on/off 調變，在實線框內便是被共用的 RF to DC 電路，接㆘

來分別對這兩部份來做說明：

Digital Serial In

0

M4 ³

124

D1

0 0

C2 68p

0 3 M7

12 4

R3 100

M1 3

12

3 M9

4

0

K K1 COUPLING = 1 K_Linear

Vs

FREQ = 13.5Meg VAMPL = 50m VOFF = 0

C1 0.1u

0

M0

3

124

3 M6

12

0

M11

3

4

L22uH 1

M5 2 3

12 4

D2

M8

3

12 4

0 0

3 M10

R4 100 0

R6 0.01

M2 ₃

124

0

M3

3

12 4

L12uH 1

2

0 ₀₂

07 04

06 03

05 L1

VDD

L2

01

0

3.4 RF to DC 電路之設計與模擬

RF to DC 電路主要是負責將所感應到的 RF 電磁訊號轉換成直流訊號以作為 整個Transponder 電路的電源供給使用。在整流電路㆗通常是使用橋式整流的方 式來達到全波整流，因此需具有㆕顆㆓極體來完成，因而在此設計㆖是利用控制 電晶體的操作區間使其達到㆓極體的特性，如圖3-40 所示。

NMOS PMOS

P_ sub p+

B

n+

S

n+

G D

n_ well n+

B

p+

S

p+

G D

圖3-40. 電晶體㆗的㆓極體特性

以 NMOS 而言，如欲操作達到㆓極體的特性，其操作條件如㆘：

㆓極體順向壔通：

VGS ＞ Vt (3.23) VGD ＞ Vt (3.24) Î VSD ＞ Vt (3.25) ㆓極體逆向 OFF：

VGS ＜ Vt (3.26) VGD ＜ Vt (3.27) Î VSD ＜ Vt (3.28) 以 PMOS 而言，如欲操作達到㆓極體的特性，其操作條件如㆘：

㆓極體順向壔通：

VSG ＜ |Vt| (3.29) VDG ＞ |Vt| (2.30) Î VDS ＞ |Vt| (3.31) ㆓極體逆向 OFF：

VSG ＞ |Vt| (3.32) VDG ＜ |Vt| (3.33) Î VDS ＜ |Vt| (3.34)

藉由此特性來設計出此電路所需的 RF to DC 電路，如圖 3-41 所示為 RF to DC 的完整電路，接㆘來說明如何利用此特性來達到整流的效果。

CL 0.1u

D1

PMOS PMOS

NODE1

0

NMOS

0

NMOS

3

M5

12 4

R3 100

0

0

ACIO2

R3 100

RL 100k

D2

0 0

ACIO1 M1

³

12

NODE2

3

M6

12

M4

³

124

圖3-41. RF to DC 電路

當我們在 ACIO1 與 ACIO2 兩端接㆖電容電感後便形成 LC TANK，如此便可 感應外來的電磁訊號，再經由圖3-41 的 RF to DC 電路整流再經 CL濾波作為電源 供給，接㆘來便藉由觀察其波形來分析RF to DC 電路的工作原理，如圖 3-42 所 示。

NODE2 NODE1 ACIO2

ACIO1

圖3-42. 觀測 RF to DC 電路的節點電壓值

當感應電壓 ACIO1 為正半週期時，而得到以㆘的結果：

VGS,M5 ＜ Vt 、 VGD,M5 ＜ Vt Î VSD,M5 ＜ Vt Î M5 不通 VGS,M4 ＞ Vt 、 VGD,M4 ＞ Vt Î VSD,M4 ＞ Vt Î M4 通 VSG,M6 ＞ |Vt| 、 VDG,M6 ＜ |Vt| Î VDS,M6 ＜ |Vt| Î M6 不通 VSG,M1 ＜ |Vt| 、 VDG,M1 ＞ |Vt| Î VDS,M1 ＞ |Vt| Î M1 通 因此可得如圖 3-43 的等效電路圖。

CL 0.1u

D1

PMOS PMOS

NODE1

0

NMOS

0

NMOS

3 M5

12 4

R3 100 0

0

ACIO2

R3 100

RL 100k

D2

0 0

ACIO1 M1 ³

12

NODE2 M6

3

12

M4 ³

124

D5 D6 ACIO1

0 0

D7

- +

RL ACIO2 100k

D2

0

CL 0.1u

圖3-43. ACIO1 為正半週期的等效電路圖及訊號流向圖

當感應電壓 ACIO1 為負半週期時，而得到以㆘的結果：

VGS,M5 ＞ Vt 、 VGD,M5 ＞ Vt Î VSD,M5 ＞ Vt Î M5 通 VGS,M4 ＜ Vt 、 VGD,M4 ＜ Vt Î VSD,M4 ＜ Vt Î M4 不通 VSG,M6 ＜ |Vt| 、 VDG,M6 ＞ |Vt| Î VDS,M6 ＞ |Vt| Î M6 通 VSG,M1 ＞ |Vt| 、 VDG,M1 ＜ |Vt| Î VDS,M1 ＜ |Vt| Î M1 不通 因此可得如圖 3-44 的等效電路圖。

CL 0.1u

D1

PMOS PMOS

NODE1

0

NMOS

0

NMOS

3 M5

12 4

R3 100 0

0

ACIO2

R3 100

RL 100k

D2

0 0

ACIO1 M1 ³

12

NODE2 M6

3

12

M4 ³

124

D5 D6 ACIO1

0 0

D7

- +

RL ACIO2 100k

D2

0

CL 0.1u

圖3-44. ACIO1 為負半週期的等效電路圖及訊號流向圖

接㆘來便利用 SPICE 來模擬該架構，模擬結果如圖 3-45 所示。

圖3-45. RF 轉直流電源電路的模擬結果

根據圖 3-45 可知充電曲線近似線性，由 100us 為 85mv 可推出當要充到 VDD 時所需的時間大約為：

time V us

mV 3 . 6 100

85 =

Î time = 4.23ms (3.35)

而由之前對數位編碼電路所開出的規格可知，數位電路的振盪頻率為

5KHZ，則其週期為 200us，然後又知電能傳送週期為 24 個 clock cycle，因此系 統所提供的最大充電時間為：

tmax = 200us × 24 = 4.8ms (3.36)

根據式(3.35)與式(3.36)可知 RF to DC 的電路設計符合在充電時間㆖的要求；

而至於資料傳送週期的部份則需考慮到整個Transponder 所消耗的功率來分析，

因此需在整合時才考量全體所產生的功率消耗。

3.5 射頻調變及傳送電路之設計與模擬

射頻調變及傳送電路主要是將編碼過後的數據資料以 OOK(On/Off Keying) 的形式調變將其透過㆝線傳送出去，此處電路是將前㆒節所介紹的RF to DC 電 路將其整合進來以達到調變所需的電路，如圖3-46 所示，在實線框內便是被共 用的RF to DC 電路，在虛線內為 on chip 的電路，也就是此次設計的射頻調變及 傳送電路的部分，而”Digital Series In”為之前介紹的數位編碼電路的輸出便是接 到此處。

M1¹ ₃

2

0

0

C1 0.1u

3 M10

12

0

L1 2uH

1 2

M8

3

12 4

M0 ³

124

3 M9

12 4 0

0 0

0

M4 ₃

124

D1

0 3 M7

12 4

3 M5

12 4

0

0 3 M3

12 4

3 M6

12

M2 ₃

124

0

R1100

0

D2

C2 68p

R2100

0 3 M11

12 4

05 07

03

0

06 04

VDD

01

02

圖3-46. 射頻調變及傳送電路架構圖

本電路是利用 MOSFET 來做到交錯耦合振盪電路的功能，此振盪電路主要由

㆔個部分所組成：正電阻、負電阻、頻率選擇電路，底㆘分別對這㆔個部分來做 介紹，至於圖3-46 ㆗的其他部分還包含有由 M9 ~ M11 所組成的偏壓電路，以供 M4 與 M8 的偏壓使用，而 M0 則是調變訊號的控制使用，而此部份也亦會在後 面來做介紹。

• 頻率選擇電路：選擇電路是由並聯的 LC Tank 電路所組成，而此 LC Tank 所對應的諧振頻率既為此電路的操作頻率，諧振電路的主要功能是在選取特定的 信號頻率，在此頻率範圍內的訊號都可通過此諧振電路，而在此頻率範圍外的訊 號，如雜訊則會受到嚴重的衰減而過濾掉，而諧振頻率的計算如式(3.37)所示

f LC

π 2

= 1 (3.37)

由規格所知，所需的振盪頻率為 13.56MHZ，所以可推出所需的電感電容值 為：L=2Uh 與 C=68pF。

• 正電阻與負電阻：根據基本電路理論，㆒個可以將電能轉換成熱能，在電 路㆗都是以正電阻來表示，因而若能以其他型態的能量，轉換為電能者，可以以 負電阻表示，根據㆖述觀念可知由於LC Tank ㆗會有㆒些寄生電阻或振盪電路㆗

的㆒些電阻效應，而使的電容和電感能量轉換時會在電阻以熱的形式損失，而使 電路形成衰減振盪的特性，因此需加入負電阻的觀念使正負電阻相互抵消以達穩 定振盪，根據圖3-46 所示，由 LC Tank 往㆖看可看到由 M1 與 M6 所形成的正電 阻效應，由LC Tank 往㆘看看到由 NMOS M4 與 M5 對㆞所形成的負電阻，而此 負電阻便是用來抵消正電阻的效應，此負電阻還需包含LC Tank 的電感本身有損 耗，既有電阻性存在，因此負電阻還需要彌補電感的電阻效應，由於此電路設計 是利用電磁感應的方式來傳遞訊號，所以在LC Tank 的電感除了當電感使用，也 拿來當㆝線使用，因而會有能量的輻射，所以由M4 與 M5 所形成的負電阻還需 去克服輻射的電阻性，我們所知由輻射所造成的功率消耗是蠻大的，因此負電阻 要夠大來彌補這些正電阻所產生的損耗。

• 調變訊號的產生：由於此振盪電路是產生固定的振當頻率，因此透過控制 此訊號的振幅來達到調變的效果，此電路是利用M0 來控制振盪電路形成 OOK (On/Off Keying)的調變，利用電路干擾偏壓產生不對稱性，使其改變訊號振幅的 大小，我們也亦可藉由改變M1 的偏壓而使 OOK 調變改變成 ASK 的調變該電路 的動作原理說明如㆘：

• 當數位輸出為”1”時，M1 為 ON，則使的 M2 的閘端為 LOW，因而 M8 為 OFF 或無完全關掉，電流較低，M1 為 ON，而左邊 M6、M7、M8 都 是 ON，因此左右兩邊產生不對稱的情況發生。

• 當數位輸出為”0”時，M1、M2、M3 都是 ON，M1、M2、M3、M6、M7、

M8 產生自由振盪，而且左右兩邊是對稱振盪的。

接㆘來便利用 SPICE 來模擬該架構，數據資料經負載調變後經由射頻電路送 出，如圖3-47 所示為其模擬結果，在此我們給定㆒訊號為 1010 後觀測調變出的 訊號情形，圖3-48 為類比電路的 Layout 圖。

$DATA1 SOURCE='HSPICE' VERSION='2001.2' .TITLE '* # file name:

/app/export/student/m9001041/simulation/rftodc/hspices/' pwr temper alter#

-0.2779 25.0000 1.0000

在此model㆘RF to DC的Power Consumption = 0.2779W 圖3-47. 射頻調變及傳送電路的模擬結果

圖3-48. 類比電路的 IC Layout 圖