行政院國家科學委員會專題研究計畫 成果報告
新型光電元件結構與奈米光電材料之研究(3/3)
計畫類別： 個別型計畫
計畫編號： NSC93-2214-E-006-001-
執行期間： 93 年 08 月 01 日至 94 年 07 月 31 日 執行單位： 國立成功大學化學工程學系（所）
計畫主持人： 洪昭南
報告類型： 完整報告
處理方式： 本計畫可公開查詢
中 華 民 國 94 年 11 月 16 日
行政院國家科學委員會補助專題研究計畫
■ 成 果 報 告□期中進度報告
（計畫名稱）
新型光電元件結構與奈米光電材料之研究(3/3)
計畫類別：■ 個別型計畫 □ 整合型計畫 計畫編號：NSC93－2214－E－006－001
執行期間： 93 年 8 月 1 日至 94 年 7 月 31 日
計畫主持人：洪昭南 教授 共同主持人：無
計畫參與人員：
成果報告類型(依經費核定清單規定繳交)：□精簡報告 ■完整報告
本成果報告包括以下應繳交之附件：
□赴國外出差或研習心得報告一份
□赴大陸地區出差或研習心得報告一份
□出席國際學術會議心得報告及發表之論文各一份
□國際合作研究計畫國外研究報告書一份
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、
列管計畫及下列情形者外，得立即公開查詢
□涉及專利或其他智慧財產權，□一年□二年後可公開查詢
執行單位：國立成功大學化工系
中 華 民 國 九十四 年 十 月 三十一 日
計劃名稱：新型光電元件結構與奈米光電材料之研究(3/3)
計畫編號：NSC 93-2214-E-006-001 執行期限：93 年 8 月 1 日至 94 年 10 月 31 日
主持人：洪昭南 教授
國立成功大學化學工程學系
中文摘要
本研究係利用 MMA/HMDSO 以電漿輔助化學氣相沈積法製備多層複合 式 OLED 封裝膜，目前利用六層堆疊之方式，所製備之封裝膜其元件 Life-time 已經可以達到未封裝前的 4.2 倍。而且由其定電壓時隨著時間變化，利用 OM 去記錄其影像時，可發現在未封裝時元件在一小時之後，元件出現因水氣經 電化學反應而產生氣泡(H
2)所造成的暗點，幾乎佈滿整個元件，而封裝後的 元件在五天的測試後只有因 TPD 結晶所造成暗點擴大的現象，完全無氣泡產 生，所以利用此多層複合封裝膜保護的元件，可以增加其元件的穩定性，且 可有效的阻抗水氣的侵入。
關鍵字：
電漿輔助化學氣相沈積法, OLED, 封裝
英文摘要
In order to passivate OLED devices, multi-passivated layers were deposited on the OLED display using MMA/HMDSO as precursor by PECVD (plasma assisted chemical vapor deposition). The Life-time of passivated device protend 4.2 times than un-passivated one, and the device was test under the constant voltage and the morphology was recorded by optic microscopy (OM). After one hour, the dark spots were observed for devices without passivation layer and cover full of the device. The dark spots were estimated by electrical chemical reaction of water vapor, and the bubbles (H
2) would form. However, the passivated device can be stored at constant voltage without any bubble formation after five days. A few dark spots were observed by OM and these spots formed by TPD crystallization. Therefore, the multi-layer thin film could effectively protect the device to inhibit the water or oxygen diffusion.
Keywords: PECVD, OLED, passivate.
壹、前言
近幾年來，隨著光電產業的蓬勃發展，加速了光電元件效能與顯示器元件的新陳代 謝；尤其在顯示器產業中，有激發光二極體元件（OLED）更是有著長足的進步，世界上 已有許多研究團體無不用其極的投入相關研究，並致力於改善元件效能與元件封裝的方 法，其目的無非在增加 OLED 元件的壽命，期望在最短的時間內可以將 OLED 顯示器推 行於市面上。因此，為了能夠盡快將此技術應用於此，故從光電元件的結構探討與新型 光電元件之材料開發，無疑是最直接也是最根本的解決之道。
此外，在平面顯示器的發展中除了有機發光二極體有十分蓬勃的發展之外，在無機 材料上亦有其它的研究被進行著。由於半導體製程技術的日新月異，元件的線寬已經縮 小至 0.13 微米的尺度，而根據物理學家的研究指出，目前半導體的技術將於 0.07 微米時 達到物理的極限。近幾年來，許多的科學家無不著眼於突破此一瓶頸，因而帶動了奈米 技術 (Nanotechnology)的發展。然而，為了更進一步將光電元件微小化，故已有相關的研 究團體致力於奈米光電元件的開發，但由於量子效應之限制，故在這方面，仍有許多研 究空間與發展極待研究團隊去追求，然而在無機材料上，因為有著尺度上限制，顧結構 的發展與材料的選擇上，更是影響元件效能之甚；因此，奈米尺度的光電元件之結構探 討與材料的開發，其重要性可想而知。
有鑑於此，不管有機或是無機的光電元件，其元件結構的探討與材料的開發，皆會 大大影響元件的效能，因此本計畫之重點為針對有基發光二極體元件開發一新型的結 構，另一方面則是致力於奈米光電材料之研究上。
貳、研究原理與目的
A. 有機發光二極體的探討：
(1)OLED 的發展與潛力
有機電激發光（organic electroluminesence ,OEL）最早的文獻追溯至 Pope 等於 1963 年的報導，當時他們在約 10～20mm 厚的 Anthrance 之晶體兩端通上數百伏特之跨壓時，
觀察到電流的流通及發光現象，接下來的二十年左右，雖然有人繼續作相關發光機制與 電荷傳導的研究，但是因元件特性，例如，操作電壓，發光效率等，距離實用能有相當 大的距離，所引起的回嚮有限。直到 1987，美國柯達公司實驗室的 Tang 等人[1]，利用真 空蒸鍍的方式製成 ITO/Diamine/Alq3/Al 為 tris(8-hydroxyquinoline)aluminum ,為一鋁金屬 有機錯合物，Mg:Ag 為 Mg 金屬摻雜 Ag 的複合式陰極，成功的大幅提昇有機電激發光元 件特性，例如<10V 之操作電壓，>1%之外部量子效率 1000cd/m2的亮度及元件穩定性等，
因而確立了有機電激發光體的實用性，並帶動此領域研究的快速發展。另外，在 1990 年，
英國劍橋大學卡文迪希實驗室（Calvendish Lab.）利用 Poly(p-phenylene vinylene)(ppv)共 聚合物（conjugated polymer）製造 OEL 元件[2]，由於 ppv 系列的材料具有類似半導體的 特性，及其簡易製成極具吸引力，很快地引發第二波 OEL 元件的研究熱潮，自此之後，
各種摻雜發光染料之小分子，大分子 OEL 元件，新材料，新元件結構，甚至作在塑膠基 板上之可彎曲式 OEL 元件等亦相繼為研究團體一一開發出來，更進一步增進 OEL 研究廣 度與應用範圍。
大部分的 OEL 元件其實都具有類似二極體的整流特性，因此 OEL 元件一般又稱為有 機薄膜發光二極體（Oganic LED,OLED），其具有以下幾點特性：
(a)薄膜元件可製作在大面積基板上。
(b)低溫製程，可製作在任何基板上。
(c)快速反應時間(<ms)。
(d)RGB 元件皆可製作。
(e)低操作電壓(<10V)。
(f)高明效率(>10lm/w)
(g)高亮度（可>100,000cd/m2） (h)自體發光，廣視角。
(i)製程簡單，可節省成本。
所以除了一般 LED 的用途之外，最重要的是它可應用在大面積高解析度的平面顯示 器上。利用 LED 來製做平面顯示器的技術，存在已經很久，但是傳統的 III-V 族半導體 LED，嚴格的磊晶成長要求，限制了其在大面積基板上製作的可能，於是有人嘗試用高 能隙(high energy gap)之非晶質(amorphous)半導體，例如 a-SiC,來製作薄膜發光二極體，
但是到目前為止，這樣的 LED 在效率和亮度上都還沒達到實用的地步。然而，近幾年來 高效率的 OLED 的實現，使高解析度、大面積和低成本的 LED 陣列顯示器不再是夢想。
利用 OLED 製作的平面顯示器，當然擁有和其它自我發光型平面顯示器一樣的廣視角的 優點，另外，還有製程簡單，相對低成本，只需數伏特至幾十伏特的低操作電壓（其它 顯示技術，如 CRT，PDP，及 FED 都需要 100V 或更高的操作電壓），OLED 材料就有 良好的機械韌性和低溫製程性，使其可以很容易地製作在任何基板上，如塑膠基板等，
激起了人們製作輕便既可彎曲式(Rollable)顯示器的夢想。除了可將 OLED 技術直接應用 於自發光型點矩陣顯示器之外，並由於其具有低成本均勻大面積光源之特性，因此做為 其他顯示器技術的背光源（或前光源）方面的應用亦是相當被看好。[3]
根據美國 Standard Resources 資料顯示[4]，全球 OLED 市場產值在 99 年為 300 萬美元，
2002 年市場規模可達 20 億美元，2004 年市場規模可達 35 億美元並持續高度成長，而在 業界更有人樂觀的認為 OLED 顯示器可在 5～7 年短時間內取代目前平面顯示器的主流 -LCD 顯示器[5]，但較保守的估計應是在 10 年之內 OLED 顯示器將會蠶食 LCD 顯示器相 當部分的市場，首先 OLED 技術應用在商品上的廠商是日本先鋒公司[6]，該公司在 1997 年推出使用 OLED 顯示面版的汽車音響主機確定了 OLED 商業化量產的潛力與可行性，
此技術約在十年前由日本先鋒總和研究所開始研發。此外，日本鳥取三洋與美國柯達也 合力研發相關產品，並在 1998 年日本橫濱 LCD 大展中推出小型全彩化 OLED 面板，接 著又發表了 5.5 吋主動式 TFT-OLED 顯示器，相當引起市場重視;在國內廠商方面，包括 錸德、東元科技、國聯光電等，都有意進軍彩色 OLED 顯示器的研發量產區域，其中錸 寶科技公司的 OELD 已試產成功[7]，宣佈於 2000 年 6 月量產，初期切入點主要在單色顯 示器的應用，包括 PDA、Game 等顯示器，大哥大、PDA 等背光源，進一步推到全彩小 尺寸（10 吋以下）在數位相機、攝錄影機顯示器的應用。在以往被視為相當高難度的主 動式大尺吋 OLED 面板也在 2000 年和 2001 年被日本 Sony 與韓國 Samsung 所克服，相繼 推出 13 吋和 15 吋的 OLED 面板，而日本先鋒公司更是宣稱其具有製作 20 吋大型面板的
實力，OLED 技術取代目前的 LCD 技術將不再是遙不可級的夢想。
由國內外多家廠商的積極動作，不難看出此一顯示器技術驚人的發展潛力，從時間 點來看，國內現在開始起步研發還不算太晚，因為這門技術目前仍有相當創新的空間和 發明的機會，仍存在的許多的問題急需解決，所以應積極培養學界與產界的研發人才，
以提高國內各廠商的競爭力與獲利能力。
HOMO
(2)相關技術原理
(a)OLED 原理
我們經由圖 1 介紹在 OLED 常見的關鍵名詞並解釋其操作的基本原理:
其中:
ΦITO：ITO 的功函數（work function）
Φcathod：cathod 的功函數
EA：電子親和力（electron affinity）
IP：游離能（ionization potential）
HOMO：最高已佔用之分子軌域（highest occupied molecular orbital）
LUMO：最低未佔用之分子軌域（lowest unoccupied molecular orbital）
ΔEe：電子注入能障（the barriers to injection of electrons）
ΔEh：電洞注入能障（the barriers to injection of holes）
最簡單的 OLED 元件結構即如圖 1 所示，其組成基本上是由一層具有發光特性的有 機半導體沈積在上金屬陰極與下透明陽極之間，透明陽極通常為 ITO 所構成。當一順向 偏壓加諸陽極和陰極之間時，因為外加電場所造成的電位差，使得載子在薄膜中移動並
Vacuum
ITO
LUMO
IP Φ
ITOΦ
cathodeΔEe
Cathod
ΔE
hEA
圖一、 OLED 的關鍵名詞解說圖[8]
產生再結合，部分由電子電洞再結合所放出之能量會將發光分子激發形成 singlet 激態分 子。當 singlet 激態分子釋放能量回到穩定的基態時，其中一定比例的能量（發光量子效 率）會以光子的形式放出，所放出的光即為有機電致光[9]
(b)透明導電膜原理-以 ITO 為例
ITO 為一立方 bixbyite 的結構，其中銦離子(In3+)佔據 FCC 晶格位置，而氧離子(O2-) 佔具 3/4 個 FCC 晶格常數 a=10.118
o
A，密度 7.12 g/cm3，如圖 2 所示。因錫的摻雜(dopant) 使得晶格略為膨脹(10.118A<a<10.31o
o
A )，其導電機構為：
(i)Sn 的摻雜
對氧化銦而言，可藉由摻雜錫而降低其電阻，錫為四價離子，故在取代銦離子後，
會放出一個自由電子，故可提高自由載子濃度，而降低電阻，這種效應可以圖二表示。
(ii)氧空缺機構
在氧化銦膜層的形成中，會有氧空缺(Oxygen vacancies)的形成，其形成淺層授體能 階(shallow donor level)，因而使得氧化銦具有較佳的導電性，根據電價平衡可表示為：
1 x 2 2
x 3 3
2
O e
In
+ −− −每個氧空缺皆被三個喪失一個共價鍵的 In3+離子所包圍，而多餘的電子很容易被膜中的氧 空缺所捕捉，與 In3+形成較弱的共價鍵。當 x 很小時，此種弱共價鍵將形成 shallow donor state，與導電帶底端相差約 0.03eV。若 x 值很大，則會形成 donor band 與導電帶底端重 疊，造成 n 型簡併型半導體(n-type degenerate semiconductor)。
圖二 In2O3的結晶結構
ITO 乃為現階段最廣為使用的透明導電膜，但在銦的礦產日趨減少的狀況下，ITO 的 生產成本越來越高造成價格不段攀升，目前已有多種透明導電的材料在積極研究中，例 如 ZnO 和 SnO2的系統，希望將來能順利取代 ITO 以降低成本。目前計劃主持人實驗室 己經成功利用感應偶合電漿濺鍍的方法在塑膠基材上低溫成長 ITO 薄膜，且己有相當不 錯的結果。
O S O
O In In
e
圖三 Doping of Tin in Indium Oxide
B. 奈米光電材料之研究背景
由於物質的尺度由米(m)、微米(µm)縮小至奈米(nm)時，所應用的理論基礎也有所不 同，為因應奈米級新材料，新的理論科學也隨之興起。所謂的奈米級結構，其晶粒的大 小介於 1~100nm 的範圍之間，由於尺寸已接近光的波長，加上其具有大表面積等的特殊 效應，因此所表現的特性，如：熔點、磁性、光學、導熱、導電等性質，往往不同於在 塊材狀態時所表現的性質。[10]
而在光電性質的研究上，由量子力學的理論分析中可以得知，當粒子小至某一值時，
其連續能帶 (energy band)將會發生離散(discrete)的現象，使材料的能帶間隙 (Energy band-gap)寬化，造成吸收光譜往高能帶偏移，稱之為藍移現象 (blue-shift) [11]。隨著粒徑 的縮小，奈米晶粒的週期性被破壞，平移對稱也不復存在而有發光效應的產生。由於物 質對光的吸收與放射在能階間有波耳條件(Bohr conditions)的關係。
h E E
1−
2=
ν
(1)當光由外界入射進入時，物質對光之吸收與放射如圖四所示。這些的遷移 (Transition) 現象，引發物質中一些特殊的光學現象，且與物質粒子的種類、粒子的形狀、大小及粒 子周圍的環境介質有關。[12-15]
E
2E
1hν 非相干性光 相干性光
圖四、能階間光吸收與放射的躍遷(Transition)過程
除此之外，目前元件設計上都趨向於「輕、薄、短、小」的要求，因此在未來奈米 元件勢必有來臨的一日。當電晶體縮小至奈米等級時，其元件的尺度大幅縮小，功率的 損耗可以降低，單位元件數大幅的提高等等優點。1997 年，M. Kastner 提出單電子電晶 體的概念[16]；2001 年，Y. T. Tan 以 Si/SiOx 奈米複合材料從事單電子電晶體 (Single Electron Transistor，SET) 的研究，以期可比取代現有的 CMOS 元件 [17] ； L. Pavse 等人 提出以奈米複合薄膜製成雷射光電元件的想法 [18] ； X. Z. Ding 亦發現奈米複合材料具 有場發射效應 [19]。所以在未來的光電領域，由於奈米光電複合材料具有較高的光電轉換 效能、元件的穩定性有機物佳，並可藉由控制奈米複合光電材料的尺寸來進行激發波長 的控制…等等諸多優點，在未來的光電元件領域其發展的潛力無窮。
參、計畫研究方向
此計畫之研究方向主要分為兩大主軸，一為新型有機光電元件結構上之開發；另一 為奈米光電元件材料之探討與研究。並將相關之研究分三年完成。
A. 新型有機光電元件結構上之開發
◆ 第一年度:新型透明導電膜與奈米光電材料之技術開發
OLED 目前在商業應用上最大瓶頸即是元件劣化所造成的壽命問題，造成此一問題 主要原因之一是載子注入能障過大以致元件操作時會放出熱而使元件劣化，目前可以使 用低功函數金屬當作電子注入電極和高功函數透明導電膜當作電洞注入電極來改善此一 問題，但低功函數的金屬易與氧氣或有機物質反應而衍生另一劣化問題。目前使用的 ITO 透明導電膜則仍不全然適合 OLED 使用。第一年度的研究方向主要有氧化錫(SnO2)系統 透明導電膜和氧化鎳(NiO)應用於 OLED 元件電極。
SnO2 因為材料成本相當便宜且具有相當優良的導電性和透明度而被廣泛使用於太陽 能電池、氣體感測器和功能性視窗等多方面用途[20-22]，利用 Antimony(Sb)和 Fluorine(F) 的摻雜更可以提高薄膜中自由載子濃度提升其導電度[23-25] ，而對 OLED 元件特性影響最 大的功函數(Work Function)方面，摻雜過的 SnO2透明導電膜更具有大於 5.0eV 的功函數
[26] ，高於 ITO 的~4.7eV 更適合 OLED 元件的使用，所以在第一年度本計畫擬利用磁控 濺鍍技術開發 SnO2系統的透明導電膜，並試著用摻雜的方式提高其導電度; 另一方面則 藉著製程的改良開發低溫鍍膜製程和製備表面相當平滑(RMS<1nm)的 SnO2 透明導電 膜，以更符合 OLED 將來的目標需求。
根據文獻報導指出 Nickel Oxide 具有高達 5.0eV 的功函數[27] ，且 NiO 本身為相當特 殊的 p 型透明導電金屬氧化物[28, 29] ，因此我們判斷 NiO 為一有助於電洞注入於元件的材 料，其唯一的限制就是導電性與透明度皆不如 ITO，所以我們將開發 ITO/NiO 複合式電 極，藉由在 ITO 薄膜上鍍上一層極薄的 NiO(<10nm) ，結合兩者的優點開發出一全新的 OLED 專用具高功函數且相當透明的電極，最終目標還是希望利用鍍厚的 NiO 膜來取代 ITO 用於 OLED 與新型奈米光電元件上，但因為其不具透明性所以要配合上本計畫第二 年度所開發的 Top Emission 特殊元件結構的 OLED 元件方能實現，所以第一年利用 NiO 所製作的 OLED 元件仍以電性的探討為主。
◆ 第二年度:新型光電元件結構的設計與開發 傳統的 OLED 元件結構如圖五所示，
Transparent anode 主要是高功函數的金屬氧化物；Metal cathode 則是使用低功函數金屬，
其最大的缺點是對於水氣和氧氣敏感。
有別於 Bottom emission 的結構，以 S. R. Forrest 和 M. E. Thompson 為首的研究群發 展了一系列 Top emission 和全透明的元件結構[30-32] ，如圖六所示。
Light Emission
Top Metal Cathode
Multilayer OLED
Bottom Transparent Anode Substrate
圖五、傳統的 Bottom Emission OLED 元件結構
Light Emission
Top Transparent Anode
Multilayer OLED
Bottom Cathode
Substrate (b)Top Anode Emission
圖六、新型 Top Emission OLED 元件結構 (a)Top Cathode Emission
Light Emission
Top Transparent Cathode
Multilayer OLED
Bottom Anode Substrate
此一元結構的設計不但能利用 Top Anode 適當的保護 Bottom Cathode 以減少 OLED 面板對封裝的依賴，達到面板輕薄的要求; 另一方面利用此一新型結構還可以輕易的整合 場效電晶體(field effect transistor) ，簡化主動式 OLED 面板的電路設計。若將兩邊電極都 使用透明電極即可作成全透明的 OLED 元件，基於此一技術所發展出的堆積型 OLED 元 件(Stacked OLED)將可將面板解析度提高三倍[33,34] ; 另一方面 A. Yamamori 等人利用在可 見光不具吸收的有機緩衝層可製作出穿透率高達 90%的全透明 OLED 元件[35] ，值得注意 的是他所使用濺鍍上的透明電極為 InZnO 薄膜，不同於其他研究群所使用的 ITO，是否 因為 InZnO 更適合於 OLED 元件上濺鍍形成電極。
本計畫第二年度將結合第一年度的成果開發此一新型的 OLED 元件結構，將 SnO2和 NiO 應用於新型結構的陽極上，並開發新型的透明陰極結構，此一技術的瓶頸在於必需 在 OLED 元件上濺鍍形成電極且不能影響到元件的效能，所以我們的重點將放在濺鍍製 程和緩衝層材料的開發與選擇。
◆ 第三年度: 應用於 OLED 與奈米光電元件的新型多層膜封裝技術
目前要將 OLED 顯示器更進一步推展到商業上的量產化所遇到的最大瓶頸乃是面板 的壽命問題和穩定度，主要的原因是因為 OLED 所用的材料對水氣和氧氣非常敏感，因 此需要嚴格的控制面板周圍的環境(水氣濃度需小於 1ppm)，由此可知面板的封裝將會是 一個極為重要且關鍵的技術。
在 Nakamura 等人所提出的專利[36]中指出利用氣相沈積的方法在面板上鍍上一層絕 緣的高分子保護膜來封裝 OLED 面板將可以避免因為水氣和氧氣所引起的劣化問題，可 惜的是利用此種方法仍不能達到 OLED 的嚴苛要求。基於此一概念又陸續有許多不同的 封裝結構或是材料被提出，包括 Siloxane 和其衍生物[37]和 SiNx、SiOx、SiC、AlN、DLC[38-40]
等。另外類鑽碳(DLC)還因為擁有低的功函數和絕佳的熱導性質而被引入 OLED 的元件結 構之中[41]。
使用單層薄膜勢必無法達到 OLED 元件所需的嚴苛要求，所以會有多層膜封裝的概 念產生，S. H. Kwon 等人即利用多層膜封裝的技術成功的延長元件壽命[42] 。本計畫在第 三年度擬開發以類鑽碳(DLC)為基材的多層膜封裝技術，DLC 為一特性相當優良的材料，
具有緻密度高、抗化學腐蝕、高電絕緣性和高熱導性等優點，另外藉由外加其他特定元
素還可將 DLC 改質形成具有親水性或是疏水性的特質且 DLC 顏色變化相當大，可由透 明到黑色有助於封裝製程的彈性使用或是增加面板的對比，計畫中將針對 OLED 元件的 嚴苛要求開發多層具不同特性的 DLC 薄膜以提高元件壽命，達到實用化商品的要求。
B. 奈米光電元件材料之探討與研究
◆ 第一年度：新型透明導電膜與奈米光電材料之技術開發
在奈米光電材料的研究上，可以大致區分為(1)量子井(Quantum well); (2)奈米線 (Nanowire)與(3)量子點 (Quantum dot)等三種，這三種不同型態分別代表二維、一維與 零維的奈米光電材料。在本子計畫中將針對零維的量子點材料進行成長機構的探討與 光電性質的研究。根據量子力學的研究指出，當材料的尺寸縮小時，由電子能態密度 分佈的研究可以看出將會有量子效應 (Quantum effect)的現象出現，且若三維都受到限 制，其電子能態密度的分佈較一維的奈米線或是二維的量子井在分佈上更加窄化。因 此利用量子點奈米材料進行光電元件的設計更易於得到近似雷射光束的光源。其電子 能態密度分佈與能量之間的關係隨尺寸縮小的關係圖如圖七所示。
而在奈米複合光電材料的成長方式與光電性質探討方面，B. Garrido 等人以離子佈 植的技術，利用高能 Si 離子直接撞擊 SiO2膜，形成 Si/SiO2的奈米光電材料，同時利 用 PL (Photoluminuescence)進行不同奈米粒尺寸的發光效率研究[12]。L. Pavse 等人更進 一步提出 Si/SiO2 奈米光電材料在雷射光電元件增益 (gain) 的研究，並對此結構做為 雷射光電元件的可行性進行評估 [18]。Y. T. Tan 以 Si/SiOx奈米複合材料從事單電子電 晶體 (Single Electron Transistor，SET) 的研究 [17] ； X. Z. Ding 亦發現奈米光電材料 具有場發射效應 [19]。
圖七、電子能態密度對能量之關係圖
在這些研究中，其成長的方式多採用高能量的成長方式，因此在未來應用的過程 中勢必會遭遇到困難，且目前對於奈米光電材料的發光機制都僅限於推測的階段，因 此在本子計畫第一年度於奈米光電材料上的主要的研究方向有：
1. 建立奈米光電材料的成長技術：以本實驗室自行研發的感應偶合式電漿系統進行 光奈米光電材料之成長。此鍍膜系統的特色在於可產生高密密度電漿解離通入的成 長源，利用不同的成長源及成長條件，可形成包覆不同奈米粒子的奈米光電材料，
降低製程的複雜性。
2. 探討發光機制：截至目前為止，對於奈米光電材料的發光機制，仍是眾說紛紜。
包覆的奈米粒尺寸、種類及奈米粒與基質界面對發光機制的影響，仍須有系統性的 進行研究與探討。
3. 控制奈米粒子粒徑分佈：在成長奈米光電材料中對於粒子粒徑的控制與分佈都有 相當程度的要求。因為粒子粒徑的大小將會大大影響材料的電子能帶結構，進而影 響激發光源的波段；且粒子粒徑的分佈亦會使激發光光譜的半高寬值。
對於奈米光電材料在光電性質更進一的探討與瞭解，相信對於下一年度的光電元件 設計俾能有所助益。
◆ 第二年度：新型光電元件結構之設計與開發
在第一年度中，本子計畫已對奈米光電材料的成長與發光機制有了進一步的瞭解，
並可藉由鍍膜參數得以控制奈米光電材料的粒子大小與分佈，因此在第二年度中，本子 計畫將針對奈米光電材料的元件結構進行分析與研究。
在 2000 年，Leigh Canham 曾經在 Nature 提出一篇利用奈米粒子複合光電薄膜進行 雷射二極體的設計概念文章，其結構如圖八所示。
Tra nsp a re nt c o nd uc tivity Film /g la ss: Ho le inje c tio n
Na no c om p o site o p to ele c tronic film
Lig ht
Tunne ling Effe c t
e le c tro n ho le
Na no p a rtic le : SiC, Ga N, Si Ma trix: -SiNx, -SiOx, -C:Ha a a
由圖中可以看出此一設計的概念與現有的有機發光二極體的結構大同小異，即是分 別利用電子傳輸層(Electron Transport Layer，ETL)與電洞傳輸層(Hole Transport Layer，
HTL)將電子與電洞傳導至發光層(Active layer)，所不同的是在有機發光二極體中所使用的 是有機層為發光層。此結構具有簡單、易製作等優點，因此在本子計畫中，將以此為主 要的元件設計結構，並將其中的發光層以無機的奈米粒子複合光電材料取代有機發光層。
此元件結構雖然簡單，但仍有許多待克服的地方：
(1) 透明導電陽極部份：由於所進行的設計為光電元件，因此在電極的考量上自然以 透明導電電極為主。近年來，對於透明導電膜 (Transparent Conductivity Optical Film) 的研究有許多，其中以氧化銦錫透明導電膜 (Indium-Tin Oxide，ITO)發展的最為成 功 ， 其 電 阻 係 數 已 達 到 1~2 × 10-4 (S-cm-1) ， 且 其 亦 具 有 較 高 的 功 函 數 (work function，4.7 eV)。因此在許多現有的光電元件上多以 ITO 透明導電膜做為電極。
然而利用 ITO 做為電極仍有許多問題，如：利用 ITO 透明導電膜做為陽極，進行 電洞的傳導，其功函數對於大部份的元件設計仍嫌不足，造成電洞傳導上的能障，
且未摻雜的 ITO 膜屬於 n-type 的透明導電膜，將減低對於電洞的有效傳導。因此 如何有效的提高透明導電膜的功函數以及形成 p-type 的透明導電膜仍須進行研 究。在本子計畫中的第一年度將對透明導電膜電極做更進一步的研究與分析。
圖八、以奈米粒子複合光電材料進行雷射二極體設計示意圖
(2) 利用奈米粒子複合光電材料做為發光層，由於奈米粒子被高能帶間隙的介電質所 包覆，載子如何由電子與電洞傳輸層傳導至此發光層，以及載子在此奈米粒子複合 光電材料的傳導機制將須進一步的研究。
◆ 第三年度：新型光電元件之封裝技術的設計與開發
在此部分的封裝中，由於在 A 部分，對於 OLED 光電元件的封裝，妳對於水氣得 阻隔率與封裝膜的緻密性，遠比無機的孤雁元件來的高，因此，利用 A 部分所設計出的 封裝結構，即可應用於無機奈米光電元件之封裝。
肆、計畫執行方法與步驟 一、執行方法
◆ 第一年期：分為兩部分並行執行
A. 新型透明導電膜與奈米光電材料之技術開發
此部分之研究主要有氧化錫(SnO2)系統透明導電膜和氧化鎳(NiO)應用於 OLED 元 件電極。SnO2和 NiO 的成長主要是靠實驗室已開發出的高週波(RF)感應偶合高密度電 漿(ICP)輔助磁控濺鍍系統來成長，ICP 電漿系統可以產生密度極高的電漿源有助於品 質良好的薄膜成長，經由電漿參數的控制和實驗系統的設計將可以開發出適合鍍在塑 膠基板上的低溫製程，或是可以直接在 OLED 元件上製作電極的濺鍍技術; 摻雜控制 可以利用氣相摻雜或是壓製已含摻雜物的靶材來進行濺鍍製程。所製備的透明電極將 結合實驗室已有的元件製作技術製作元件測試相關元件特性，進行分析。
B. 新型透明導電膜與奈米光電材料之技術開發
在奈米複合光電薄膜成長方法方面的研究，目前成長的方法雖有許多種，如：以 離子佈植的方式將欲包覆之材料離子化，再施以高動能撞擊至基質薄膜內；或是利用 共濺鍍的方式將基質材料和奈米粒材料製成一靶材，再以電漿濺鍍靶材進行薄膜的沉 積，同時可藉由基質材料與奈米粒材料以不同比例製成濺鍍靶，可獲得基質薄膜中摻 雜不同比例的奈米粒複合材料。
以上的方法雖然可以製備奈米複合光電薄膜，但是離子佈植所須的高能量以及共 濺鍍在比例配製上的問題，都顯示出這些方式並非是一極佳的奈米複合材料成長方 法。且其所使用的基質材料其穩定性都不高，易使奈米粒子產稱晶粒粗大化現象 (sintering)。本實驗室於先前具有以感應偶合電漿鍍膜系統，解離成長源來進行奈米薄 膜的沉積經驗。由實驗的結果分析發現：在非晶形的碳基質包覆 SiOx的奈米粒子。因 此在第一年度中，對於奈米複合光電薄膜的成長方法與光電性質研究有：
1. 通入含有欲成長之奈米粒子成份的成長源
Si、C、N、O 等元素的成長源，如：HMDSO (C6H18Si2O)、HMDSN (C6H19Si2N)、
HMDS (C6H18Si2) 、 2,4,6-Trimethylborazine (C6H18B3N4) 、 Trimethylgallium (Trimethylgallium，TMG，(CH3)3Ga)等等，利用感應偶合電漿系統高解離率的特性
將成長源解離，並在基板處施加適當的基板偏壓與基板溫度，以進行包覆 SiC、
Si3N4、Si、c-BN、GaN 等等的奈米複合光電薄膜的沉積。
2. 光電性質的量測
當所包覆的粒子大小縮小至奈米尺寸時，由於量子禁限效應的影響，會使費米能 階產生離散現象。此現象造成材料能帶間隙的寬化與結構的改變。因此將所成長 的碳基質奈米複合薄膜進行螢光光譜的分析，以觀察能隙的變化。
◆ 第二年期：分為兩部分並行執行 A. 新型元件結構的設計與開發
傳統的 Bottom emission OLED 結構直接將活性相當大的金屬陰極暴露在外，元件操 作過程中所滲入的水氣和氧氣將會使其裂化，造成元件壽命減短; 全新的 Top emission 結 構不但可以利用上方的透明電極保護元件中對水氣空氣敏感的材料、增加畫素開口率且 易和主動式面板的電晶體整合，日本 Sony 公司在 2000 年所展示的 13 吋主動式 OLED 面 板即是利用 Top emission 的結構完成的，在此一技術中最關鍵的瓶頸是在如何在 OLED 元件上製作透明電極且不影響元件效能，因為透明電極通常是利用濺鍍技術完成的，但 濺鍍過程中所產生的高轟擊能量會對有機物質造成相當大的傷害，故需要在極慢的濺鍍 速率下完成，相當耗時。有鑑於此，適當的緩衝保護曾是必要的，本計畫將開發適當的 緩衝層(有機緩衝層或是無機緩衝層)以加快濺鍍速率，縮短製程時間。而在透明陰極上的 技術難度則是更高，因為透明導電材料通常功函數都相當高，不適合元件陰極的使用，
目前的做法是先鍍上一相當薄(<1nm)的低功函數金屬接著在其上再濺鍍形成透明導電 膜，利用薄的金屬亦為透明的特性達成透明的要求，但此一方法仍有需使用低功函數高 活性金屬且透明性不佳的缺點，在此一部分我們擬提出可能的解決方法，克服上述的缺 點。
B. 新型光電元件結構之設計與開發
在本子計畫第二年度將利用奈米複合光電薄膜進行元件結構之研究。
1. 元件結構之設計
以 L. Canham 所提出的元件概念為主，在光電元件之設計上，必須對於所需的透明導 電膜陽極、奈米複合光電材料發光層與陰極材料等性質，如：功函數、能帶間隙、電 阻係數、穿透率…等等進行通盤的瞭解，同時加以分析組合，使其電子與電洞等載子 得以在奈米粒子內進行結合而產生所須的激發光源。在本年度中，同時亦有針對所須 的透明導電膜電極之功函數、型態等進行設計以達到所須之要求，使元件的發光效率 得以有效的提升。
2. 元件特性之量測與分析
將所製作的奈米複合光電元件進行 I-V 電性量測，藉以進一步的分析由電子與電洞傳 輸層所注入的載子在此奈米複合光電材料中的傳輸行為以及電子-電洞結合機制。同時 量測分析激發光光譜以及其有效的量子效率並進行評估。
◆ 第三年期：應用於 OLED 與奈米光電元件的新型多層膜封裝技術
目前要將 OLED 顯示器更進一步推展到商業上的量產化所遇到的最大瓶頸乃是面板 的壽命問題和穩定度，主要的原因是因為 OLED 所用的材料對水氣和氧氣非常敏感，因 此需要嚴格的控制面板周圍的環境(水氣濃度需小於 1ppm)，由此可知面板的封裝將會是 一個極為重要且關鍵的技術。
有鑑於 OLED 封裝技術在實用上的迫切需要，本計畫將針對 DLC 用在 OLED 與新 型奈米光電元件封裝上之缺失予以研究改良，利用改質的 DLC 新型材料和多層薄膜的 新型封裝結構來達到元件對水氣和氧氣的嚴苛要求。
類鑽碳膜(Diamond-Like Carbon)具有化學惰性佳、膜緻密度高、電絕緣性佳、熱傳 導性佳、能在低溫下成長等許多非常優異的性質。因此，類鑽碳膜可應用在電子元件、
光學元件的封裝，以隔絕水氣及氧氣因穿透而傷害到電子元件或光學元件，縮短元件的
使用壽命。 類鑽碳有上述的優點，ㄧ些研究單位更進一步在類鑽碳膜中添加不同之金 屬元素，如 Ti、Nb、Ta、Cr、Mo、W、Ru、Fe、Co、Ni、Al、Cu、Au、Ag 等或摻雜 非金屬元素，如 N、F 等來改變類鑽碳膜之的其他性質，我們稱之為類鑽碳改質膜。第 三年度本計畫將利用 DLC 與其改質膜發展一多層膜封裝結構以增加元件的壽命。
二、執行步驟
◆ 第一年期：分為兩部分並行執行
A. 新型透明導電膜與奈米光電材料之技術開發
1. 利用 ICP 電漿輔助磁控濺鍍系統成長品質良好的 SnO2透明導電膜。
2. 改變電漿參數，例如基板偏壓、電漿功率、基板溫度等探討其對薄膜的結構 和電性 的影響; 設計濺鍍系統開發塑膠基板低溫濺鍍透明導電膜技術。
3. 開發對 SnO2薄膜進行特定元素摻雜的製程提高其導電性。
4. 開發 SnO2陽極技術應用於 OLED 元件中，探討其所扮演的角色與影響。
5. 利用 ICP 電漿輔助磁控濺鍍系統成長品質良好的 NiO 導電膜。
6. 開發 NiO 陽極技術應用於 OLED 元件中，探討其所扮演的角色與影響。
C. 新型透明導電膜與奈米光電材料之技術開發
1. 奈米複合光電薄膜成長
(1) 使用不同的成長源(HMDSO、HMDSN、HMDS)，以感應偶合電漿系統解離成長源，
進行基質包覆不同奈米粒(SiC、Si3N4、Si、c-BN、GaN)複合薄膜的成長。
(2) 在成長的過程中，利用電漿光譜分析儀(Optical Emission Spectroscopy，OES)量測 電漿中的解離狀態對奈米粒子形成的機制探討。
(3) 改變不同的高週波輸出功率、基板溫度、基板偏壓、成長源與載送氣體的比例、
熱退火處理溫度，探討在不同條件下對類鑽碳所包覆的奈米粒的尺寸變化關係。
2. 奈米複合光電薄膜的結構探討
(1) 進行奈米複合光電薄膜 SEM 表面分析。
(2) 進行奈米複合光電薄膜 XPS、FT-IR 鍵結分析。
(3) 進行奈米複合光電薄膜 XRD 繞射分析、TEM 微區結構分析。
(4) 進行奈米複合光電薄膜 Raman 光譜分析。
3. 奈米複合光電薄膜在光電性質的分析探討
(1)利用 PL (Photoluminescence)光譜分析碳基質奈米複合光電薄膜包覆不同尺寸奈米粒 及不同種類奈米粒子的光激發效應。
(2)探討奈米粒與基質界面的作用對光激發效應的影響。
◆ 第二年期：分為兩部分並行執行
A. 新型元件結構的設計與開發
1. 開發新型元件結構，提高元件效率與壽命。
2. 選擇適當的緩衝保護層開發，開發於 OLED 元件上快速成長透明導電薄膜，建構 Top emission 的製程技術。
3. 將第一年所開發的陽極材料運用於第二年新型結構，開發全新的元件結構，探討 OLED 元件特性。
4. 開發新的透明陰極解決方案，避免使用活性過大的金屬，提高整個製成的可靠度和 穩定度。
5. 探討新結構的 OLED 元件特性。
B. 新型光電元件結構之設計與開發 1. 奈米複合光電元件設計
(1) 由第一年度所進行透明導電膜之研究結果選取較佳的成長條件進做為奈米複合光電 元件設計中所須之陽極。
(2) 沉積不同種類與不同粒徑的奈米粒子做為光電元件設計中的發光層。
(3) 沉積低功函數的材料為陰極。
2. 奈米複合光電元件之特性分析
(1) 將所製作之奈米複合光電元件進行 I-V 電性量測。
(2) 進行光電元件之發光效率分析，並求取其最佳之元件結構。
◆ 第三年期：應用於 OLED 與奈米光電元件的新型多層膜封裝技術
1. 開發 DLC 低溫且低離子轟擊能量製程，以期能更符合元件封裝。
2. 利用 MMA 的 monolayer 作為沈積碳膜的碳源，並以脈衝式直流電源供應器施加不同 的基本負偏壓，用以控制所沈積碳膜之緻密性。
3. 探討其膜厚與應力之影響。
4. 並將之沈積在鍍有 Ca 的基板上，利用 Ca 被氧化的程度，判斷出封裝層之效果。
5. 另外，開發多層堆疊之 DLC 膜，控制時間與高低交替之施加的偏壓，沈積多層交疊 之 DLC 膜。
6. 針對不同結構的元件建立 DLC 多層膜封裝技術，並將此封裝膜沈積於 OLED 元件上，
探討此元件之衰退時間。
伍、計畫執行之結果與討論
有鑑於平面顯示器的技術正朝向低成本、簡單製程、高良率、高產能、大面積化、
輕量化、高解析度、新技術開發(如 OLED、E-Ink、新光源等技術)等方向進行，因 此 在 可 撓 曲 塑 膠 基 板 上 製 作 有 機 發 光 二 極 體 元 件 （ OLED） 勢 必 下 一 世 代 顯 示 器 之 主 流 之 一 ， 若 要 於 可 撓 曲 基 板 上 製 作 元 件 ， 則 必 定 要 捨 棄 利 用 厚 重 且 無 法 撓 曲 之 玻 璃 來 進 行 封 裝 ，進而以薄膜封裝方式來延長元件壽命以及保護其元件，故在 本章中主要是利用 MMA(methyl methacrylate)與 HMDSO(Hexamethyldisiloxane)來製作封 裝用之複合薄膜，期望製作出耐撓曲且具有高抗水氣、氧氣侵入的複合封裝薄膜。
(Ⅰ) 利用電漿輔助化學氣相沈積法製備 MMA 高分子封裝薄膜
A.實驗參數設計
在實驗中以氬氣當作幫助電漿解離以及表面清潔的氣體，故鍍膜前先利用氬氣電漿 以 RF 100W、基板偏壓－200V，以及在壓力 5×10－2 torr 情況下處理 2 分鐘(元件效率及亮 度未受到影響)，接著在電漿的維持下通入 MMA，希望可藉由 Ar 電漿對基板表面處理後 所產生的懸浮鍵(dangling bond)可幫助其後續沈積 MMA 時與基板有較好的附著力，接著 再分別以不同 RF 瓦數，不同基板偏壓，以及不同的鍍膜壓力來探討與其鍍膜速率的關係。
B. 鍍膜速率探討
首先以不同 RF 瓦數為實驗變因，於壓力為 3×10-1torr 的壓力下、基板偏壓-250V、
MMA/Ar 分壓比為 4/1 的情況下來進行 30 分鐘的鍍膜，其結果如圖 1-1 所示，可發現在 RF 瓦數由高到低時有鍍膜速率遞減的現象，其原因應該是在壓力較高的情況下，RF100W 還不至於有較高的電漿解離率，故瓦數越高提高了電漿的解離率之後進而也會增加其鍍 膜速率。
在改變不同基板偏壓的實驗中，以壓力為 3×10-1torr、RF 100W、MMA/Ar 分壓比為 4/1 的情況下來進行 30 分鐘的鍍膜，其結果如圖 1-2 所示，可發現在基板偏壓從低到高時 其鍍膜速率有遞增的趨勢，其原因為基板偏壓越大，其離子沈積的準直性越好，也就是 使離子移動方向較有一致性，故造成鍍膜速率增加。
在改變不同操作壓力的實驗中，以 RF 100W、基板偏壓- 250V、 MMA/Ar 分壓比為 4/1 的情況下來進行 30 分鐘的鍍膜，其結果如圖 1-3 所示，可以發現在壓力越低時其具有 較小的鍍膜速率，其原因為在低壓時，由於氣相中的氣體數目比高壓時少很多，故在沈 積高分子薄膜的速率上也相對減少許多。
C. 殘留應力探討
首先利用改變不同 RF 瓦數為參數，在壓力為 3×10-1torr、基板偏壓-250V、MMA/Ar 分壓比 4/1 之情況下來進行 30 分鐘的鍍膜，結果如圖 1-4 所示，當 RF 瓦數提高時，有應 力越小的情況發生，但其應力值分佈的範圍為 0.303~0.738 GPa，皆屬於應力較小的範圍，
原因為在高壓時，其氣體之平均自由徑較短，導致其離子轟擊基板的能量較低，甚至容 易產生氣相聚合，所以造成此封裝膜較為鬆散，故殘留應力較低，故在此區間範圍內，
皆可用於後續複合封裝膜之製備。
在改變不同基板偏壓的實驗中，在壓力為 3×10-1torr、RF 100W、MMA/Ar 分壓比為 4/1 之情況下來進行 30 分鐘的鍍膜，其結果如圖 1-5 所示，當基板偏壓改變時其應力分佈 並不大，其原因也是由於在高壓下，離子轟擊基板的能量較低，故會造成此參數內之殘 留應力也是偏低。
在改變不同操作壓力的實驗中以 RF 100W、基板偏壓- 250V、 MMA/Ar 分壓比為 4/1 的情況下來進行 30 分鐘的鍍膜，其結果如圖 1-6 所示，可發現在壓力越低時，封裝膜具 有較大的應力，其原因為於低壓時，氣體分子具有較大的平均自由徑，導致有較大動能 之離子撞擊基板，由於撞擊能量越大，其薄膜就越緻密，故可能會低壓時應力增加的原 因。
D. Ca氧化程度之探討
在此選用玻璃基板上沈積其 Alq3(10nm)/Ca(10nm)/ Al(30nm)，並於其上沈積 MMA 封裝膜，其沈積之條件為壓力為 3×10-1torr、RF 100W、substrate bias -250V、MMA/Ar 分 壓比為 4/1 的情況下來進行 1 小時的鍍膜(厚度約為 2.8um)，於製備完畢之試片中，挑選 一片利用 UV 固化光阻劑進行第二層封裝，封裝完之試片以 OM 進行其表面型態變化之 分析。
結果如圖 1-7、圖 1-8 與圖 1-9 所示，分別為未封裝、利用電漿聚合封裝膜以及電漿 聚合封裝完再於進行 UV 固化的光阻劑封裝利用 OM 所分析之圖片。於所有之圖片中可
發現，其暗點生成之前會先有亮點產生，之後再由亮點之區域上進而產生黑點，故在下 列討論中分別以產生暗點和亮點兩種形式來討論。
由圖 1-7(未封裝)所示，可知於 6 小時已有許多亮點產生了，而於 80hr 時，其元件的 中心點明顯出現許多因 Ca 氧化所產生之暗點，量測到達 115hr 時，其未封裝的試片已佈 滿氧化鈣之暗點；由圖 1-8(電漿聚合封裝)所示，可發現於 6hr 時亮點依舊沒有產生，而 量測到了 80hr 時，有些許亮點的生成，一直到 115hr 時，才有較大量的亮點以及少許的 暗點生成。在此可確定電漿聚合之封裝膜有一定的抗水氣、氧氣侵入之效果；如圖 1-9(電 漿聚合＋UV curing 封裝)所示，可發現於 6hr 時，依舊沒有亮點產生，但是於 80hr 時，
發現其試片出現許多亮點，比僅用電漿聚合封裝之試片還差，一直到 115hr 時，更發現許 多暗點以及佈滿整面之亮點生成。
理論上封裝層越多，應該要有較好之阻水氧效果，但此處單層封裝之效果卻比雙層 封裝差，其原因為利用 UV 固化 MMA 封裝時，如圖 1-10 所示，於元件側邊已有光阻劑 滲透進去之痕跡，故於測邊已形成了較大的縫隙，導致元件較易受水氣及氧氣的入侵，
進而產生氧化反應，由此可知利用 MMA 所製備之封裝膜有不夠緻密之問題。
E. 元件壽命(Life-time)之探討
OLED 元 件 是 利 用 異 質 接 面 的 結 構 ： [ITO/TPD(25nm)/ Alq3(50nm) /BCP(10nm)/LiF(1.5nm)/Al(100nm)]，分別以未封裝、電漿聚合封裝以及電漿聚合＋UV curing 封裝之三種情況量測其壽命(Life-time)。如圖 1-11 所示，可發現元件以電漿聚合＋
UV 固化封裝膜之 Life-time 僅有 1600 秒，比未封裝的元件壽命(Life-time)2300 秒還差，
其原因為在塗佈 UV 固化光阻劑時其阻劑滲入元件內部而造成元件受損，其起始電壓為 4.4V 比 未 封 裝 元 件 3.7V 高 ， 而 且 其 元 件 的 最 高 亮 度 也 只 有 未 封 裝 元 件 的 一 半 6000cd/m2 ；而利用電漿聚合高分子封裝的元件壽命 4900s 比未封裝的元件壽命 2300s 有 2.13 倍的提升。
由以上結果可知，利用 MMA 單體，以電漿輔助化學氣相沈積法可以製備出應力較 小之封裝膜，且此條件之封裝膜，無論是在 Ca 氧化程度或是元件壽命的量測上，皆有一 定之提升，其可提供元件抗水、氧侵入的能力以及其穩定性。
50 100 150 200 250 300 0.4
0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0
Residual stress(um)
Total Pressure (mtorr)
40 60 80 100 120 140 160
0.5 1.0 1.5 2.0 2.5 3.0 3.5
deposit rate (um/30mins)
RF power (W)
180 200 220 240 260 280 300 320 340 360
1.0 1.5 2.0 2.5 3.0 3.5
deposit rate(um/30mins)
Substrate bias(-V)
50 100 150 200 250 300
0.5 0.6 0.7 0.8 0.9 1.0 1.1 1.2 1.3 1.4
deposit rate(um/30mins)
Operation pressure(m torr)
Residual stress(GPa)
RF power(W )
圖 1-1 RF 瓦數對鍍膜速率影響關係圖 圖 1-2 基板偏壓對鍍膜速率影響關係圖
圖 1-3 總壓對鍍膜速率影響關係圖 圖 1-4 RF 瓦數對殘留應力影響關係圖
Residual stress(GPa)
Substrate Bias(-V)
1-5 基板偏壓對殘留應力影響關係圖 圖 5-6 總壓對殘留應力影響關係圖
(a) (b) (d) (d)
圖 1-7 未封裝元件：(a)為 1hr、(b) 6hrs、(c) 80hrs、(d)115hrs 利用 OM 所觀察 之 Ca 氧化情形
圖 1-8 以電漿聚合 MMA 膜之封裝元件：(a)為 1hr、(b) 6hrs、(c) 80hrs、(d)115hrs 利用 OM 所觀察之 Ca 氧化情形
(a) (b) (c) (d)
圖 5-9 以電漿聚合 MMA 膜/UV 固化膜之封裝元件：(a)為 1hr、(b) 6hrs、(c) 80hrs、(d)115hrs 利用 OM 所觀察之 Ca 氧化情形
(a) (b) (c) (d)
圖 5-10 以電漿聚合 MMA 膜/UV 固化膜之封裝元件：(a)為 1hr、(b) 6hrs、(c) 80hrs 用 OM 攝取元件角落的 Ca 氧化情形(有阻劑滲入)。
(a) (b) (c)
1070 Plasma polymerized MMA+UV 1.0
curing MMA
1080 1.0
Plasma polymerized MMA
1010 1.0
Without capsulation
Initial luminance (cd/m2) Current ( mA)
1070 Plasma polymerized MMA+UV 1.0
curing MMA
1080 1.0
Plasma polymerized MMA
1010 1.0
Without capsulation
Initial luminance (cd/m2) Current ( mA)
0 5 0 0 1 0 0 0 1 5 0 0 2 0 0 0 2 5 0 0 3 0 0 0 3 5 0 0 4 0 0 0 4 5 0 0 5 0 0 0 5 5 0 0 6 0 0 0 6 5 0 0 7 0 0 0 0 . 2
0 . 3 0 . 4 0 . 5 0 . 6 0 . 7 0 . 8 0 . 9 1 . 0
p la s m a M M A + U V c u r i n g M M A p la s m a M M A
w it h u t p a c k a g e
Normalize luminanecene(unit)
t i m e ( s )
圖 5-11 元件封裝及未封裝之 Life-time 比較
1600 2200 5500
(Ⅱ) 利用 HMDSO 以電漿輔助化學氣相沈積法製備封裝薄膜
藉著上節利用 MMA 單體所製備出殘留應力較小的封裝膜，再搭配較緻密且應力較 大之封裝膜，期望達到應力抵銷之功用。另外也可藉由此第一層封裝膜使表面平整，以 供其緻密封裝膜在製備時，可減少微孔(pin hole)產生。
本節中利用含無機元素 Si 的 HMDSO 當作製備較 MMA 薄膜緻密的抗水氧封裝層，
藉以搭配 MMA 封裝膜，進而作可耐撓曲又可抗水氣、氧氣侵入之複合封裝薄膜。
A. 實驗參數設計
在實驗中以氬氣當作幫助電漿解離以及表面清潔的氣體，故鍍膜前先利用氬氣電漿 以 RF 100W、基板偏壓－200V，以及在壓力 5×10－2 torr 情況下處理 2 分鐘(元件效率及亮 度未受到影響)，接著於電漿維持下通入 HMDSO，希望可藉由 Ar 電漿對基板表面處理後 所產生的懸浮鍵 (dangling bond)，幫助其後續沈積 HMDSO 封裝膜時，與基板間有較好 之附著力，接著調變 RF 瓦數以及基板偏壓對其鍍膜速率以及殘留應力之關係加以探討，
另外也對封裝完之元件進行 Ca 氧化之探討。
B. 鍍膜速率之探討
首先利用改變不同 RF 瓦數，在壓力為 5×10-2torr、基板偏壓-200V、HMDSO/Ar 分壓 比為 1/1 的情況下來進行 30 分鐘的鍍膜，其結果如圖 2-1 所示，當 RF power 在 50W~150W 時有鍍膜速率增加的現象，原因應該為在瓦數增加時，導致電漿解離率增加，進而造成 鍍膜速率之增加，但提升 RF power 至 200W 時，其鍍膜速率反而有些許的下降，其可能 是在高瓦數下，其氣體分子大多解離成較小的分子，以導致鍍膜速率有些許的下降。
若改變不同基板偏壓，在壓力為 5×10-2torr、RF power 100W、HMDSO/Ar 分壓比為 1/1 的情況下來進行 15~30 分鐘之鍍膜(怕其偏壓增加時會有應力過大，進而造成其膜厚 度過厚時所導致的龜裂)，其結果如圖 2-2 所示，可發現於基板負偏壓從 0V~200V 時，其 鍍膜速率為增加之趨勢，但是於 150V~250V 的區段其增加的趨勢有趨緩的現象，從 250V~350V 時，鍍膜速率反而下降，其應該是在 350V 的負偏壓的施加下，其氣體分子 動能增加，導致再濺鍍(resputtering)的情形產生，進而造成鍍膜速率下降。
C. 殘留應力探討
首先改變不同 RF 瓦數，在壓力為 5×10-2torr、基板偏壓- 200V、HMDSO/Ar 分壓比 為 1/1 的情況下來進行 30 分鐘的鍍膜，其結果如圖 2-3 所示，可發現其應力值分佈的範 圍在 2.7~3.7 GPa 之間震盪，所以判斷應該是在此操作的範圍內，RF 瓦數對於應力並無 太大之影響。
在改變不同基板偏壓的實驗中，於壓力為 5×10-2torr、RF power 100W、HMDSO/Ar 分壓比為 1/1 的情況下來進行 15~30 分鐘之鍍膜，其結果如圖 2-4 所示，可發現於負偏 壓值從 0V~350V 時，其殘留應力有上昇的趨勢，尤以 250V~350V 時，其殘留應力上昇 了 2GPa，其原因為在 350V 時氣體離子動能較大，故撞擊到基板時有將膜表面壓緊或是 再濺鍍(resputtering)的現象產生，進而造成其封裝膜的應力有大幅度的上昇。
D. calcium 氧化程度的探討
在此選用玻璃基板上沈積 Alq3(10nm)/Ca(10nm)/ Al(30nm)，在其基板上製備 HMDSO 封裝膜，在 5×10-2torr 的壓力下、RF 100W、基板偏壓為-200V、HMDSO/Ar 分壓比為 1/1 的情況下來進行 30 分鐘的鍍膜(290nm)，結果發現元件因應力太大而龜裂(crack)，所以這 本節中，利用 super-lattice (layer by layer)之封裝結構來進行 Ca 氧化的測試。
由於實驗中，只有未施加偏壓的試片不會龜裂，所以我們利用未施加偏壓與施加偏 壓-200V，以鍍膜時間的比例調變(十分鐘為重複的單位)來進行鍍膜1小時，結果如表一所 示，可知在鍍膜後元件由其未施加偏壓與施加偏壓-200V以不同鍍膜時間的比例2:8~8:2 紛紛依序的龜裂(crack)，故無法作有系統性之探討，僅有在time ratio 8/2的實驗中，可發 現於200小時之後並無任何的氧化情況產生，如圖2-6所示，與先前MMA封裝膜之115小時 就有許多白點產生比較其氧化之速度較慢。並有文獻有提到其封裝膜的厚度會與元件的 壽命呈現正比的關係，由於此HMDSO封裝膜之厚度還不到先前MMA封裝膜的十分之 一，故可確定利用HMDSO所製備的封裝膜比MMA封裝膜還緻密。
由以上結果可知，利用 HMDSO 來製備封裝膜，可由封裝後之元件氧化程度，確認其 封裝的效果的確是比利用 MMA 所製備的封裝膜較為緻密，但是由於其殘留應力較大的 緣故，需要藉著應力較小的 MMA 封裝膜，利用 MMA/HMDSO 之複合式薄膜來對元件進 行封裝，才可作為既緻密又可撓曲之封裝膜。
Time ratio(without applied bias/applied bias) 8:2 6:4 4:6 2:8
Thickness (nm) 210 310 365 420
Residual stress ( GPa / unit thickness) 3.2 3.76
Crack time (hr) 210 80 5 1
圖 2-1 RF 瓦數對鍍膜速率影響關係圖
20 40 60 80 100 120 140 160 180 200 220
200 220 240 260 280 300 320 340 360 380 400
deposit rate(nm/30mins)
RF power(W)
-50 0 50 100 150 200 250 300 350 400
100 150 200 250 300
deposit rate (nm/30mins)
Substrate bias (-V)
圖 2-2 基板偏壓對鍍膜速率影響關係圖
20 4 0 60 80 1 00 12 0 14 0 160 1 80 20 0 22 0
1 2 3 4 5 6
Risidual stress (GPa)
R F power (W )
圖 2-3 RF 瓦數對殘留應力影響關係圖
0 20 40 60 80 100 120 140 160 180 200 220 240 260 280 300 320 340 360 380 400
2 3 4 5 6
Risidual stress (GPa)
S ubstrate bias (-V )
圖 2-4 基板偏壓對殘留應力影響關係圖
表一 調變不同鍍膜時間比例與元件厚度、應力以及 crack 的時間關係表
(a )
(b) (c)
圖 2-5 元件經由 HMDSO 以 time ratio 8:2 封裝後，在 OM 下所量測其 Ca 氧化情形；
(a) initially、(b) 110hrs (c) 200hrs
(Ⅲ) 利用 MMA/HMDSO 以電漿輔助化學氣相沈積法製備複合封裝薄膜
為了減少利用 HMDSO 鍍膜所產生的內應力故製作多層堆疊的多層膜來當作封裝 層；選擇先前以 MMA 沈積的高分子膜，用其來吸收 HMDSO 製成之薄膜所帶來的強大 應力。此外，還可利用其來將欲封裝之元件表面平整化，如此可以增加無機緻密層的品 質。故在此時驗設計中，利用 MMA 所製備的低應力膜以及 HMDSO 所製備較緻密的封 裝膜用，以互相堆疊複之方式來製備有機光電元件之封裝膜。
A. 實驗參數設計
本實驗中利用先前所建立的基礎，製備其複合多層薄膜，實驗參數如表二所示，分 別為四種元件，device 1: unpackage、device 2 : (a＋c,tri-layer)、device 3：(b＋c, six layers)、 device 4：(a＋d, tri-layer)，都是利用 MMA 以較高的鍍膜壓力、低基板偏壓以及較長鍍膜 時間來製備第一層應力較低的 MMA 薄膜；而第二層則是在電漿維持的情況下，接著利 用 HMDSO 以較低壓力、高基板偏壓、較短時間來製備較為緻密的封裝膜，以重複堆疊 方式來製備多層複合封裝膜，封裝完成後，接著進行膜厚、鍍膜速率、元件壽命(Life-time) 之量測，以及定電壓下表面形態之變化。
B. 膜厚及應力分析與探討
如表三所示，可知其膜厚的分析，雖然在 device 2 與 device 3 沈積 HMDSO 封裝膜 時，有基板偏壓上的差別，但是由於所累積的時間也只有 15 分鐘，故在此範圍內其膜厚 影響並不大，而 device 4 沈積的次數則是比 device2 & 3 多了一倍(六個複合層)，導致其 厚度大約也多了一倍左右。故鍍膜時，可以直接以時間跟層數來推斷其鍍膜的厚度。圖 3-1 為 device 2 之 SEM 剖面圖可以清楚的看出三層複合層結構厚度約為 2.1μm。
而在應力上的分析可以發現在 device 3 的殘留應力比 device 2 大 0.18GPa，不如預期 中的大，其是因為在複合封裝層中大量利用應力較小 MMA 封裝膜來抵銷其原本會因基 板偏壓加大時，故造成應力提升。
C. 定電壓下表面型態改變分析
先前利用 Ca 氧化之變化，作為封裝效果之定性量測，但是於複合膜封裝後之元件量 測時，由於時間過長，在 500 小時(3 weeks)後幾乎沒有變化，故利用定電壓方式來作封 裝上定性的量測，此處元件依舊為 ITOTPD/Alq3/BCP/LiF/Al 的三層結構，於固定電壓 7V
之情況下(亮度約為 200 cd/m2)，希望可以減少焦耳熱，讓 TPD 不至於那麼快結晶(TPD 的 Tg 只有 63 度，所以在室溫下放置一兩天就會結晶)，再利用 OM 進行表面型態的分析。
分別以未封裝的元件以及 device2 之三層複合封裝膜的元件來進行量測，如圖 3-2 所 示，可知未封裝的元件於 1 小時後元件發光區已佈滿暗點，並明顯看出其暗點並不是因 為 TPD 結晶所造成，而是有氣泡產生，才導致元件的破裂；進而產生暗點，其氣泡會導 致元件之金屬層與有機層分開，使得電流無法通過，進而造成暗點。
而在封裝過後之元件如圖 3-3 所示，很明顯在經過五天的不斷電量測後，可以發現暗 點(原 TPD 結晶處)有擴大的趨勢，但是完全沒有像其未封裝的元件於 1hr 後，其元件皆剝 落之現象產生，故可知此複合封裝膜有穩定元件以及抗水氧侵入的效果。
D. 元件壽命(Life-time)之探討
如圖 3-4 所示，分別為 device1~device4 其正規化亮度對時間關係圖，而表四為 device1~device4 的 壽 命 值 (Life-time) 之 比 較 ； 可 以 知 道 當 利 用 三 層 的 複 合 封 裝 層 時 (device2)，其元件壽命為未封裝的 1.8 倍；而利用三層的複合封裝層再加上使用較大基板 偏壓的元件時(device3)，其元件壽命為未封裝元件之 2.4 倍；而利用六層的複合封裝層時 的元件(device4)，其元件壽命可達未封裝元件之 4.2 倍。
綜合以上的討論，最主要說明其為何三層的封裝層為何其元件壽命(Life-time)只有未 封裝元件的 1.8 和 2.4 倍，而在先前利用 MMA 封裝的元件其壽命就已經有 2.1 倍的成果 的原因，所以在封裝測試前最好是以穩定性較好的元件作為 Life-time 測試用，不然其元 件之衰退是因穩定性不佳所導致，而不是藉由水氣或是氧氧入侵而造成的化學反應所引 起的衰退，進而造成封裝膜的效果降低許多。
綜觀以上的結果，可以發現利用複合式的封裝膜可以抵銷大部分的殘留應力，且此方 式可以大幅的提高元件的穩定性以及壽命，另外還可防護元件本身遭刮傷，所以此複合 式封裝膜之觀念已被建立起來，如果要大幅提昇元件的壽命，其鍍膜參數或是材料的選 擇上，則需進一步的探討。
