中 華 大 學

中 華 大 學 碩 士 論 文

題目：適用於 IEEE 802.11a 無線區域網路接收機 之可程式增益放大器

A Programmable Gain Amplifier for IEEE 802.11a WLAN Receiver

系 所 別：電機工程學系碩士班 學號姓名：M09201024 曹爾亮 指導教授：田慶誠 博士

中華民國 九十五 年 八 月

本論文內容為設計及模擬一個適用於IEEE 802.11a無線區域網路 接收機之可程式增益放大器，具有低功率消耗，低雜訊，直流偏移抵 消，易於控制增益等優點。採用四級增益放大器串接的架構，以達到 系統動態範圍的要求，增益範圍從6dB至60dB，增益步階為1dB。在 高增益(60dB)的情況下，輸入相關雜訊電壓僅16.6nV/ Hz ，頻寬可 達100MHz。

本論文所提出之可程式增益放大器，是以Hspice軟體模擬，使用 製程為TSMC 0.18um 1P6M CMOS。當操作在1.8伏特電源電壓時，整 個晶片功率消耗僅2.95mW (包含四級增益放大器，偏壓電路及直流 偏移抵消電路)。

This thesis is to design and simulate a programmable gain amplifier for IEEE 802.11a WLAN receiver, which includes the advantages of low-power consumption, low-noise, DC-Offset-Cancellation feature and easy to control the gain setting. Using four Gain-Amplifier cascade architecture on circuit achieves the system dynamic range requirement that the gain range is 6~60dB, with 1dB gain step. Input-referred noise at high-gain mode (60dB) is only 16.6nV/ Hz , and bandwidth up to 100MHz.

The proposed circuit simulates with Hspice tool, and the circuit is implemented with TSMC 0.18um 1P6M CMOS process. It consumes only 2.95mW from a 1.8V supply voltage (includes 4-stage Gain Amplifier, bias circuit and DC Offset Cancellation circuit).

首先要感謝田慶誠老師適時的指導，本論文的電路理論推導，幾 乎都是藉由田老師的幫助，才有初步的成績。

田老師是我遇過最認真的一位老師，老師對研究教學的執著，深 深地影響我，讓我了解未來該如何面對不斷而來的挑戰。

感謝宗憲學長與家鈞同學，在我遇到困難時不吝惜指導，以及實 驗室所有的同學與學弟，感謝你們適時的提供建議，讓我能順利的完 成本論文，也讓我的研究所生活留下美好的回憶。

最後要特別感謝我的父母，感謝你們在經濟上與精神上所給我的 支持，如果這算是點小小的榮耀，我願與你們分享。

第一章 緒論...

1.1 IEEE 802.11a WLAN 系統簡介...1

1.2 研究動機...2

第二章 PGA 的架構介紹與規格評估...

2.1 自動增益控制放大器的架構介紹...4

2.2 PGA 的架構介紹...6

2.3 PGA 的規格評估...7

2.3.1 增益範圍(Gain Range)...7

2.3.2 輸入相關雜訊(Input-Referred Noise)...10

2.3.3 頻寬...14

2.3.4 PGA 的目標規格...15

第三章 PGA 的電路設計與理論分析...

3.1 增益放大器(Gain Amplifier)設計...17

3.2 增益放大器的輸出級設計...25

3.3 交換式電阻(Switched-Resistor)設計...26

3.5 共模回授(Common-Mode Feedback , CMFB)電路設計...31

3.6 直流偏移抵消(DC Offset Cancellation)電路...35

3.7 4 轉 15 解碼器(4-to-15 Decoder)設計...37

3.8 增益分配(Gain Distribution)設計...39

3.9 6 轉 16 解碼器(6-to-16 Decoder)設計...40

第四章 PGA 的電路模擬結果...

4.1 頻率響應...43

4.2 交換式電阻...45

4.3 直流轉移特性曲線(DC Transfer Curve)...46

4.4 輸出共模電壓(Output Common mode Voltage)...47

4.5 暫態模擬...48

4.6 線性度(Linearity)...49

4.7 輸入相關雜訊...50

4.8 共模回授電路(雙級運算放大器)...52

4.9 直流偏移抵消電路...53

4.10 4轉15解碼器...56

4.11 6轉16解碼器...57

第五章 結論與未來工作...

參考文獻...

圖1.1 直接降頻接收機...3

圖2.1 回授型式自動增益控制放大器的示意圖...4

圖2.2 數位型式自動增益放大器示意圖...5

圖2.3 改變回授電阻型式之可程式增益放大器...6

圖2.4 改變源級退化電阻型式之可程式增益放大器...7

圖2.5 PGA 的增益範圍評估...8

圖2.6 PGA 的輸入相關雜雜訊評估...10

圖3.1 PGA 電路架構...16

圖3.2 基本源級退化差動對...17

圖3.3 源級退化電阻 Rd 與 DC-IV 曲線的關係...18

圖3.4 源級退化電阻 Rd 與 gm boosting 電路...19

圖3.5 半電路...20

圖3.6 小信號等效電路...20

圖3.7 PGA 的增益放大器(Gain Amplifier)...22

圖3.8 gm3 對增益的影響...24

圖3.9 gm2 對增益的影響...25

圖3.10 增益放大器的輸出級...26

圖3.12 輸入相關雜訊分析...29

圖3.13 共模回授放大器(雙級運算放大器)...32

圖3.14 直流偏移抵消電路...35

圖3.15 增益放大器串接與直流偏移抵消電路...36

圖3.16 4 轉 15 解碼器電路實現...38

圖3.17 錯誤的增益分配方式...40

圖3.18 正確的增益分配方式...40

圖3.19 6 轉 16 解碼器...41

圖 4.1 PGA頻率響應(無負載)...43

圖 4.2 PGA頻率響應(考慮ADC負載)...44

圖 4.3 PGA 頻率響應(考慮量測)...44

圖 4.4 Rd 對增益的變化(1)...45

圖 4.5 Rd 對增益的變化(2)...46

圖 4.6 PGA 直流轉移特性曲線...46

圖 4.7 輸出共模電壓(PGA 具有 CMFB)...47

圖 4.8 輸出共模電壓(PGA 不具有 CMFB)...48

圖 4.9 暫態模擬(增益 6dB)...48

圖 4.10 暫態模擬(增益 60dB)...49

圖 4.12 THD(信號頻率 5MHz，增益 60dB)...49

圖 4.13 THD(信號頻率 8MHz，增益 6dB)...50

圖 4.14 THD(信號頻率 8MHz，增益 60dB)...50

圖 4.15 共模回授電路的大小與相位響應...53

圖 4.16 PGA 頻率響應(具有直流偏移等效電路)...54

圖 4.17 PGA頻率響應(不具直流偏移等效電路，輸入有偏移電 壓)...54

圖 4.18 PGA暫態響應(不具直流偏移等效電路，輸入有偏移電 壓)...55

圖 4.19 PGA 頻率響應(具直流偏移等效電路，輸入有偏移電壓)..55

圖 4.20 PGA暫態響應(具直流偏移等效電路，輸入有偏移電壓)...55

圖 4.21 4 轉 15 解碼器的輸入信號波形...56

圖 4.22 4轉15解碼器的輸出信號波形...56

圖 4.23 6 轉 16 解碼器的輸入信號波形...57

圖 4.24 6 轉 16 解碼器的輸出信號波形...58

表1.1 IEEE 802.11a 射頻接收機相關規範表...2

表2.1 IEEE 802.11a 系統需求...11

表2.2 PGA 的目標規格...15

表3.1 gm3 對增益的影響...24

表3.2 gm2 對增益的影響...24

表3.3 4 轉 15 解碼器真值表...37

表3.4 6 轉 16 解碼器的輸入與輸出位元對照表...42

表4.1 最佳化之模擬(增益 60dB)...59

表4.2 效能比較...60

第一章 緒論

1.1 IEEE 802.11a WLAN 系統簡介

隨著積體電路技術的進步，無線通訊隨之蓬勃發展，例如應用於

手機的 GSM、CDMA 以及 W-CDMA 系統，或是應用於無線區域網 路(Wireless Local Area Network , WLAN)的 IEEE 802.11a/b/g 系統，甚 至目前正熱門的超寬頻(Ultra Wide Band , UWB)系統，都一再證明無 線 通 訊 的 無 線 潛 能 。 本 論 文 所 設 計 的 可 程 式 增 益 放 大 器 (Programmable Gain Amplifier , PGA)，是應用於 IEEE 802.11a 無線區 域網路系統，以下將簡單介紹IEEE 802.11a 的系統規範。

IEEE 802.11a 系統資料採正交分頻多工(Orthogonal Frequency Division Multiplexing , OFDM )的調變方式，訊號操作於 5GHz 免授 權國家資訊建設(Unlicensed National Information Infrastructure, UNII) 頻帶。此頻帶總共可利用的訊號頻寬資源為300MHz，主要分為三個 頻 段 : 5.15GHz~5.25GHz 、 5.25GHz~5.35GHz 以 及 5.725GHz~5.825GHz 。 而 IEEE 802.11a 系 統 規 範 提 供 通 道 空 間 (Channel Spacing)為 20MHz，實際訊號頻寬(Signal Bandwidth)則為 16.6MHz。每個通道頻寬中的 OFDM 調變訊號，均由 52 個子載波 (Sub-carriers)所組成，而每個子載波間距約為 312.5KHz。表 1.1 為

IEEE 802.11a standard 所定義的一些規範。

Data Rate(Mpbs) Minimum Sensitivity (dBm)

Adjacent Channel Rejection (dB)

Alternate Adjacent Channel

Rejection (dB)

6 -82 16 32

9 -81 15 31

12 -79 13 29

18 -77 11 27

24 -74 8 24

36 -70 4 20

48 -66 0 16

54 -65 -1 15

表1.1 IEEE 802.11a 射頻接收機相關規範表

1.2 研究動機

無線通訊的基本架構，不外乎發射機(Transmitter , Tx)與接收機

(Receiver , Rx)，對於接收機而言，天線所接收到的訊號會忽大忽小，

忽強忽弱，就像海浪一樣，具有週期性的起伏變化，這是因為基地台 的天線向外輻射時，包括不同的仰角和不同的方位角，也就是有各種 不同的傳播路徑，所以電波碰到高空的電離層，再反射下來時，接收 端的天線也會感應到經由不同傳播路徑的電波訊號。同時，由於電離 層本身也不是處於穩定的狀態，隨時都在變動，因此各個不同路徑電 波之間的相位關係也隨時在改變。同相時，產生建設性干涉，訊號就 會增強 ; 反相時，產生破壞性干涉，訊號就會減弱，這就是所謂的

多重路徑傳播(Multi-Path Propagation)所造成的衰減。對於多重路徑傳 播所造成接收訊號強度的變化，接收機需要一個可程式增益放大器 (PGA)，將天線所接收的訊號放大或縮小成固定振幅輸出，交由後級 的類比數位轉換器(Analog to Digital Converter)做取樣與量化，太大或 太小的訊號振幅都會造成ADC 的量化錯誤，由此可見 PGA 在接收機 的重要性。

圖1-1 為直接降頻接收機的基本架構，射頻信號直接被降頻至基

頻，其間不經過中頻，高品質因素(Quality Factor)的射頻鏡像頻率濾 波器和中頻選頻的帶通濾波器可以省掉，所以其面積比超外差接收機 小；當然直接降頻接收機也要付出一定的代價，如逆向阻隔(Reverse isolation)、 直流位準偏移 (DC offset)和偶次 諧波失真(Even order distortion)。但直接降頻接收機有利於單晶片的整合，為其最大的優 點，所以目前無線通訊市場上多採用此架構。

圖 1.1 直接降頻接收機

第二章 PGA 的架構介紹與規格評估

2.1 自動增益控制放大器的架構介紹

在無線系統中，由於多重路徑傳播造成接收的訊號有強有弱，使 得接收的訊號會有很大的動態範圍，必然需要一些振幅控制機制，來 確保訊號大小符合 ADC 的要求。一般振幅控制機制最常見的就是自 動增益控制(Automatic Gain Control , AGC)放大器，可分為多種型態。

圖 2.1 回授型式自動增益控制放大器的示意圖

圖2.1 為回授型式自動增益控制放大器的示意圖，它是一個負回

授系統，當峰值檢測器(Peak Detector , PD)偵測出可調式增益放大器 (Variable Gain Amplifier , VGA)的輸出訊號，經由比較器(Comparator) 將其峰值與參考電壓(Vref)做比較，最後由積分器產生一個誤差項 Vc，並且回授到可調式增益放大器，控制其增益大小。當峰值偵測 器所偵測到的峰值與 Vref 相等時，整個迴路將停止做控制增益的動

作，此時的輸出訊號也將鎖定在一固定振幅。由於這種型式的 AGC 追蹤訊號為回授機制，所以相對所花的穩定時間(Settling time)較長，

不過具有功率消耗較低的優點。

圖 2.2 數位型式自動增益放大器的示意圖

圖 2.2 為數位型式自動增益放大器的示意圖[1][2]，此架構與前

述型態最大的不同，在於增益控制機制是由數位電路來完成。因此，

其電路複雜度較高，需要消耗很大的功率。從圖2.2 中可以發現，數 位型式的架構需要各一個ADC 與 DAC，所以在晶片面積的考量相對 的也會提高。由於增益控制是用數位的方式處理，所以增益的變化將 會是一個不連續的行為。不過，數位形式的最大優點，就是擁有極短 的穩定時間，且電路比較有彈性，易符合規格所要求的特性。利用數 位方式處理控制機制的可調式增益放大器，又稱為可程式增益放大器

(Programmable Gain Amplifier , PGA )。

2.2 PGA 的架構介紹

圖 2.3 為改變回授電阻型式之可程式增益放大器，藉由改變 R_f1/R₁與 R_f2/R₂ 來改變電壓增益，此種類型是最常見的電路架構，因 為具有高迴路增益以及線性回授電阻，所以具有很好的線性度。然 而，改變回授電阻會造成回授因子的變化，進而使得頻寬與總諧波失 真(Total Harmonic Distortion , THD)隨增益改變。

圖 2.3 改變回授電阻型式之可程式增益放大器

圖2.4 為改變源級退化電阻型式之可程式增益放大器，利用源級

退化電阻來改善電路的線性度。當輸入訊號很小的時候，降低Rd 可 以獲得高增益與低雜訊 ; 當輸入訊號很大時，增加 Rd 可以獲得低增 益與高線性度。因此，這種型式的電路架構具有固定的信號對雜訊及 失真比(Signal to noise and distortion ratio , SNDR)，而不會隨增益改

變；除此之外，當Rd 改變時，極點的變化對頻寬幾乎沒有影響(因為 主極點位於電路輸出端的位置)，因此頻寬可以維持固定。本論文即 採用此種電路架構。

+

Ιο Ι^-_ο

+

Vi V_i^-

圖2.4 改變源級退化電阻型式之可程式增益放大器

2.3 PGA 的規格評估

2.3.1 增益範圍(Gain Range)

圖 2.5 為 PGA 的增益範圍評估，假設低雜訊放大器(Low Noise Amplifier , LNA)與混波器(Mixer)皆為 50Ω 系統，低通濾波器(Low Pass Filter , LPF)的輸入阻抗=8 。因此，經由天線接收到的功率訊號 經過 LNA 與 Mixer 放大，再轉成電壓訊號(在負載阻抗為 50Ω 條件 下)，此電壓訊號會產生全反射(因為 LPF 輸入阻抗=8 )，使得 LPF 的 輸入電壓為 Mixer 輸出電壓的兩倍，這是評估 PGA 增益範圍的過程 中最值得注意的地方。

圖 2.5 PGA 的增益範圍評估

由第一章的表1.1 可知 IEEE 802.11a 所接收到的最小訊號功率為

-82dBm，假設帶通濾波器(Band Pass Filter , BPF)與 Tx/Rx Switch 具有 介 入 耗 損(Insertion Loss)4dB ， 則 LNA 的 最 小 輸 入 訊 號 功 率 為 -86dBm。另外，參考一般市售的低雜訊放大器，其 1-dB 壓縮點(IP_1dB) 約為-15dBm(也就是其最大可輸入的訊號功率)，因此可知整個接收機 的動態範圍至少要大於71dB(-86dBm~-15dBm)。以下是 PGA 增益範 圍的推導過程:

Step1: 混波器(Mixer)的輸出功率

-3 ,m ax

-9 ,m in

15 15 0 1 10

86 30 -56 2.51 10

o o

P dB m dB d B m w

P d B m d B dB m w

Step2: 混波器(Mixer)的輸出電壓振幅

2V_i V_i R_L (LPF輸入阻抗)

, 2 2 ,

i LPF i o Mixer

V V V

L 50 R

, =50

o Mixer

V 負載 時求得的信號電壓

, P LNA

G G_{P Mixer,}

2

,max ,

-4

,min ,

1 ( 50 )

2

0.316 ( .)

5 10 ( .)

o L

L

o peak

o peak

P V R

R

V V diff

V V diff

Step3: 低通濾波器(Low Pass Filter , LPF)的輸入電壓振幅

^,max -4 -3 ^,

,min ,

2 0.316 0.632 ( .)

2 5 10 10 ( .)

i peak

i peak

V V diff

V V diff

Step4: PGA 的輸入電壓振幅

-6

,max 20 ,

6

-3 20 -3

,min ,

0.632 10 0.32 ( .)

10 10 2 10 ( .)

i peak

i peak

V V diff

V V diff

Step5: PGA 的電壓增益範圍

max -3

min

,max ,

20 log 0.75 51

2 10 20log 0.75 7

0.32 44

: 6 ~ 60

54

375

Gain dB

Gain dB

Dynamic Range dB

Specification Gain range dB dB Dynamic Range dB

V mV

,min ,

( .)

0.75

( .)

diff

V mV diff

2.3.2 輸入相關雜訊(Input-Referred Noise)

圖2.6 為 PGA 的輸入相關雜雜訊評估，在評估的過程中，值得 注意的地方在於雜訊是以均方根值定義，而且只有均方電壓才能做相 加減的動作 ; 除此之外，當 50Ω 系統遇到 LPF 的高輸入阻抗，雜訊 均方電壓必須乘上2 倍，而不是 2 倍，因為是取均方電壓。²

i i

S N

o o

S N

2

Vni

2 , n LNA

V Vn Mixer², V_{n LPF}²_, V_{n PGA}²_,

2

in, N PGA

V

圖2.6 PGA 的輸入相關雜雜訊評估

PGA 在最大增益情形下，這時天線端接收到最小的訊號，參考

表2.1 [3]可知，在 BPSK Modulation，Data Rate=6Mbps 情形下，SNR

至少要大於 4dB。

Data Rate(Mpbs)

Minimum Sensitivity

(dBm)

Adjacent Channel Rejection (dB)

Alternate Adjacent Channel Rejection (dB)

S/N bit error rate=10-5

(worst case)

6 -82 16 32 4

9 -81 15 31 6

12 -79 13 29 6

18 -77 11 27 8

24 -74 8 24 11

36 -70 4 20 14

48 -66 0 16 17

54 -65 -1 15 20

表2.1 IEEE 802.11a 系統需求 詳細的推導的過程如下:

Step1:

, ,

2

2 2

,

2 ,

2 2

, 4

10

, -82 , 4

51 , 0.75

0.75 0.28

2

0.11

10

o o

v PGA o peak

o RMS

o RMS No RMS

BPSK Modulation Sensitivity dBm S dB N

A dB V V

V V

V V V

已知

則

2 2

2 2 , -14 2

, 2 51 2

, 20 6

2 2 2

, , ,

2 2 2

, , ,

2 2 2 2 2 2

, ,12 , ,

0.11 5.26 10 10 16.6 10

- 2

No RMS Ni PGA

v PGA

Ni PGA Nin PGA n PGA

n PGA Ni PGA Nin PGA

Nin PGA ni LNA Mixer n v LPF n LPF

V V

V V Hz V Hz

A BW

Hz

V V V

V V V

V V G G V A V

2 -14 2

, ,

3 2 20 100 Reference [4]

10 10 10 10 Reference [5]

0.98 10 6 2

LNA LNA

Mixer Mixer

n LPF v LPF

NF dB G dB

NF dB G dB

V V Hz A dB

已知

2

12 1

1 2

,12 2

2 ,12 -23

2 -17 2

,12

Reference [6]

-1 2.09

1

1

4 1.38 10 290 50 100 10 87 10

n

ni LNA Mixer n

n

F F F G

V V G G

V

V V Hz

則

2 2 2 2 2 2

, ,12 , ,

2 -23 -17 2 -14

2 -17 -17 2 -14

-14 -

2

2 4 1.38 10 290 50 100 10 87 10 2 0.98 10 = 2 80 10 +87 10 2 0.98 10

= 2.67 10 + 0.98 10

Nin PGA ni LNA Mixer n v LPF n LPF

V V G G V A V

14

-14 2

= 3.65 10 V Hz Step3:

2 2 2 -14 14

, , ,

-14 2

,

- 5.26 10 - 3.65 10 1.61 10

126

n PGA Ni PGA Nin PGA

n PGA

V V V

V Hz

V nV Hz

以下再以另外一種方式評估，已知Mixer 的輸入相關雜訊電壓為 5nV/ Hz ，可以推得 Mixer 的輸出相關雜訊為25 10 V Hz ，先由^{-17 2} Noise Figure 的定義可以得知 LNA 的輸出相關雜訊，再求得

V

V

2 -17 2 ,

2 -14 2

, ,

3 2 20 100

25 10 10 10 Reference [7][8]

0.98 10 6 2

已知

n Mixer Mixer

n LPF v LPF

NF dB G dB

V V Hz G dB

V V Hz A dB

2 , 2

2 , -23

2 -17 2

,

1 2

1

4 1.38 10 290 50 100

8 10

則

ni LNA

n LNA

n LNA

F V

V G

V

V V Hz

2 2 2 2 2 2 2

, , , , ,

2 -23 -17 -17 2

-14

2 -17 -17

2

2 4 1.38 10 290 50 100 10 8 10 10 25 10 2 0.98 10

= 2 80 10 +80 10

Nin PGA ni LNA Mixer n LNA Mixer n Mixer v LPF n LPF

V V G G V G V A V

-17 2 -14

-14 -14

-14 2

25 10 2 0.98 10 2.96 10 0.98 10

3.94 10

V Hz

2 2 2 -14 -14

, , ,

-14 2

,

- 5.26 10 - 3.94 10 1.32 10

114

n PGA Ni PGA Nin PGA

n PGA

V V V

V Hz

V nV Hz

針對以上使用的每一個符號做說明:

,

, 2 , 2 , 2

, 2

, 2

,

,

: :

:

: ( )

: : :

: : :

電壓增益 輸出信號功率

輸出雜訊功率

輸出信號電壓振幅 差動 輸出信號均方電壓

輸出雜訊均方電壓 輸入雜訊均方電壓

前級電路在 輸入端產生的總雜訊均方電壓

輸入相關雜訊均方電壓

v PGA o

o o peak o RMS No RMS Ni PGA Nin PGA

n PGA n PGA

A PGA

S PGA N PGA

V PGA

V PGA

V PGA

V PGA

V PGA

V PGA

V

2

2 ,12

, 2

, 2 ,

: 802.11

: ( )

: : : :

: :

輸入相關雜訊電壓 信號頻寬

天線接收端所產生的輸入雜訊均方電壓 功率增益

功率增益

與 合併之後的輸出相關雜訊均方電壓

電壓增益

輸出相關雜訊均方電壓 輸出

ni LNA Mixer

n v LPF

n LPF n Mixer

PGA

BW IEEE a

V Thermal Noise

G LNA G Mixer

V LNA Mixer

A LPF

V LPF

V Mixer

2.3.3 頻寬(Bandwidth)

由於 IEEE 802.11a 的通道空間為 20MHz，實際訊號頻寬為 16.6MHz，所以當混波器將 5GHz 的訊號直接降頻到基頻時，(即大 部分的訊號能量落於0Hz 處)，訊號頻率範圍從-8.3MHz 至 8.3MHz，

因此PGA 的頻寬至少必須大於 8.3MHz。

2.3.4 PGA 的目標規格

綜合以上的評估分析，可以得知在符合IEEE 802.11a 的系統要求 下，PGA 的目標規格如表 2.2 所示。

Item Specification

Bandwidth > 8.3MHz

Gain Range 6~60dB

Gain Step 1dB

Input Signal Range(diff.) 0.75mV ~ 375mV(peak) Input Referred Noise < 114nV/√Hz

Technology TSMC 0.18µm CMOS

Supply Voltage 1.8V

表2.2 PGA 的目標規格

第三章 PGA 的電路設計與理論分析

PGA 電路 架構如圖 3.1，使用四級相 同的增益放大器(Gain

Amplifier)串接，以達到規格所要求的高動態範圍(High Dynamic Range)，每一級提供增益範圍 0dB~15dB，也就是提供 15dB 的動態 範 圍 ， 因 此 四 級 串 接 就 可 以 產 生 60dB 的 動 態 範 圍 ( 增 益 範 圍 0dB~60dB)，但是考量 PGA 的線性度，實際設計的動態範圍為 54dB(增 益範圍 6dB~60dB) 。每一級增益放大器皆由一個 4 轉 15 解碼器 (4-to-15 Decoder)控制，再由 6 轉 16 解碼器(6-to-15 Decoder)同時控制 四個4 轉 15 解碼器，因此整個 PGA 的電壓增益是由 6 位元控制，除 此之外，電路也提供直流偏移抵消(DC Offset Cancellation)的功能。

3.1 增益放大器(Gain Amplifier)設計

增益放大器是PGA 的核心電路，影響 PGA 的整體效能，例如增

益範圍、電路頻寬、線性度與輸入相關雜訊，良好的增益放大器設計 可提升PGA 整體效能。

為了得到精準的增益步階(Gain Step)與良好的線性度，增益放大 器採用全差動退化差動對(Fully Differential Degeneration Pair )為基本 架構，如圖 3.2。

圖3.2 基本源級退化差動對

以大信號的觀點說明，在不具有源級退化電阻Rd 的情形下，輸入電 壓(Vin)與電流(ID)是二次方關係；接上源級退化電阻 Rd 之後，輸入電 壓與電流接近線性關係，如圖3.3 所示。

圖3.3 源級退化電阻 Rd 與 DC-IV 曲線的關係

在不具有源級退化電阻Rd 的情形下，V_in的跨壓等於 V_GS，而V_GS與 I_D是二次方關係( _D 1 _ox W _{GS t} ² _DS

I = C V -V (1+ V )

2 L )，因此 V_in與 I_D是 二次方關係，而V_out又等於V_in*R_out，所以V_out與V_in是二次方關係，

電路為非線性。在具有源級退化電阻Rd 的情形下，Vin的部分跨壓位 於Rd 上，而非完全等於 VGS，因此降低了 ID隨VGS劇烈的變化趨勢，

若是Rd 很大，則 Vin幾乎等於 VGS，使得 Vin與 ID呈線性關係，這就 是使用Rd 可以提昇電路線性度的原因。

差動對的等效轉導(Transconductance)可以表示如下:

1

1

2

m m d

Gm g

g R

因此，差動對的電壓增益可以表示如下:

1

1

1

1 1

2 2

m L L

L d d

m

m

g R R

Av Gm R

R R

g g

可以藉由改變負載電阻R_L與源級退化電阻Rd 的比值，產生電壓 增益的放大與衰減，但是，分母的(1/gm1)項會使增益產生誤差，為 了提升增益的精準度，因此加入 gm boosting 電路[9][10][11]，如圖 3.4，其半電路(Half-circuit)可以表示成如圖 3.5，為了便於推導其小信 號電壓增益，假設忽略 MN1、MN2、MN3 與 MN4 的通道長度調變 效應(Channel Length Modulation)，也就是假設 ro 很大，則小信號等 效電路可以表示成如圖3.6。

圖3.4 源級退化電阻 Rd 與 gm boosting 電路

圖3.5 半電路

圖3.6 小信號等效電路 詳細的小信號電壓增益推導如下:

1 4

4 4 -

3 3 ( 3 4) 4

4

vo gm vgs gm vx vo gm gm

vo gm gm gm vx

vo gm vx

- 3 1 1 1 -

1 - - 2

2 1 - - - 2

3 2

1 1 1 2

3 2 2

1 1

- - 1 1 2

3 3 2 2

1 1 2 2 1 1

- -

3 3 2 i ro

gm vgs gm vin vs

gm vin i gm vo Rd

vx Rd

gm vin gm vo ro

vx Rd Rd

gm vin gm gm gm vo ro

gm Rd Rd

vx gm vin gm gm vo

ro ro

gm vin gm gm vo Rd

vx gm Rd

ro ro 2 2 -

1 1

3 1 2

4 2 2

- 3 4 1 1

3 1 2

4 2 2 4

1 -

3 4 1 1 3 4 1 1

3 1 2 3 1 2

1 4

1 2 3 vin gm Rd vo

Rd ro gm

vin gm Rd vo vo gm

gm gm Rd

ro gm gm Rd

gm gm vin

vo gm gm Rd gm gm Rd

ro gm ro gm

Rd gm

gm gm

vo

2 3 4 3

4 2

1 - 3 4 1

1 2 1 2

gm ro Rd

gm ro

gm vin

Rd gm gm Rd

gm gm

4 3

- 3 4 1 4

1 2 3

1 2 3 4

3 1 2 3 4

3 4 - 4

3 4 1

4 2 1 1 2 3

3 4

vo gm ro

vin gm gm Rd gm

gm ro

gm gm gm

ro gm ro gm

gm gm gm

gm gm Rd

gm gm ro gm

gm gm

2 3 4 1

3 4 gm ro gm

gm gm 假設

1 1 1 1

- -

2 1 2

4 2 2

1 2 3

3 4

vo

Rd Rd

vin gm gm

gm gm ro gm

gm gm

圖3.7 PGA 的增益放大器(Gain Amplifier)

由於PGA 需要很大的 Output Swing Range， 因此在輸出端再串 接共源級放大器(Common Source Amplifier)，如圖 3.7，形成 PGA 的 增益放大器(Gain Amplifier)。其小訊號路徑是由 1 至 2 至 3 至 4，電 壓增益可以表示如下:

1 2 5

5 1 2

2 2

1 1

- - =

2 2

L L

o m

m L L

d d

in m m

R R

v g

g R R

R R

v g g

由以上的推導結果，可以得知電壓增益與負載電阻以及源級退化

電阻的比值有關，其優點是可以降低電阻的製程變化對增益的影響，

也就是提升增益的精準度。除此之外，電壓增益的變化，可以藉由改 變負載電阻或是源級退化電阻，若是選擇改變負載電阻，則輸出端的 極點(輸出負載大電容情形下，形成主極點)會隨負載電阻變化，因此 頻寬會隨增益變化 ; 若是選擇改變源級退化電阻，則頻寬可維持固 定，因此，本論文是採用此種方式改變增益。

值得一提，電壓增益也與 MN5 以及 MN2 的 gm 比值有關(即小 信號電流增益)，而非原作者[11]所指與 MN5 以及 MN3 的小信號電 流增益有關，以下分別模擬gm3 與 gm2 對增益的影響:

50 0.83 5.6236 15

41 0.69 5.6248 15.002

33 0.55 5.6236 15

25 0.41 5.6255 15.003

16 0.27 5.6236 15

8 0.13 5.6145 14.986

表 3.1 gm3 對增益的影響

圖 3.8 gm3 對增益的影響

I2(uA) gm2(mA/v) Av(linear) Av(dB) gm2*Av

83 1.38 5.6236 15 7.76

74 1.24 6.2302 15.89 7.72

66 1.1 6.9852 16.884 7.68

58 0.97 7.9496 18.007 7.71

49 0.83 9.2241 19.299 7.65

41 0.69 10.9874 20.818 7.58

表 3.2 gm2 對增益的影響

圖 3.9 gm2 對增益的影響

由表 3.1 與圖 3.8 可知，gm3 的變化對增益毫無影響，而由表 3.2 可 知，gm2 與電壓增益的乘積維持固定，也就表示 gm2 與電壓增益成 線性反比的關係，證明本論文的電壓增益推導正確。

3.2 增益放大器的輸出級設計

增益放大器的輸出級(共源級放大器)會決定電路的 Output Swing

Range，如圖 3.10 所示，藉由分析電路的最大輸出電壓與最小輸出電 壓，可以求得負載電阻之間的比例關係，以此設計每一個負載電阻 值。因為差動輸出兩端是對稱情形，所以只需要分析其中一端，此處 只分析正端輸出(Vop)，當 MN52 Off 與 MN51 On，電路具有最小輸 出電壓，如下表示:

min,peak DS sat,

Vo V

當MN52 On 與 MN51 Off，電路具有最大輸出電壓，如下表示:

max, , 2 4 2 4

, ,

1 2 4

( )

( )

( ) -

peak DS sat L L

L L

DS sat DD DS sat

L L L

Vo V I R R

R R

V V V

R R R

圖3.10 增益放大器的輸出級

3.3 交換式電阻(Switched-Resistor)設計

由電晶體開關與電阻所組合而成的電路，可稱為交換式電阻 (Switched-Resistor)電路，顧名思義，就是利用開關切換使得電阻值變 化，而本論文是採用改變源級退化電阻(Rd)的方式變換增益，因為每 一級增益放大器(Gain Amplifier)的增益範圍從 0dB 至 15dB，增益步 階(Gain Step)是 1dB，所以共有 16 個步階，最簡單的電路設計方式就 是用15 個電晶體開關去切換增益，如圖 3.11 所示。

圖3.11 交換式電阻電路

同一時間內，只有其中一個開關是導通(On)，其它都是截止 (Off)，增益從 15dB 至 0dB 所對應的電阻如下表示:

1 1 1 1 1

2 1 2

15 1 2 15

16 1 2 15 16

d s a b

d s

d s

d

R R R R R R

R R R R

R R R R R

R R R R R

，其中 ，以下依此類推

其中RS表示電晶體的 Ron電阻(Turn-on Resistor)，與電晶體的 Size 成 反比。因為 RS是非線性電阻，所以它會使 PGA 產生諧波失真，因此 RS比須非常小，舉例來說，增益 15dB 對應到的電阻為 R1加 RS，R1

與RS至少相差數十倍，甚至百倍以上，才不會對PGA 的線性度產生 影響。除此之外，此電路使用15 個電晶體當作開關以及 31 個電阻，

雖然佔面積，不過電路很對稱，可以降低製程變化對Rd 影響。

3.4 增益放大器的輸入相關雜訊(Input-Referred Noise)

輸入相關雜訊是用來量化電路的雜訊效應，電晶體與電阻都會

產生熱雜訊(Thermal Noise)，而且，電晶體還會產生閃爍雜訊(Flicker Noise)，這些雜訊經由增益放大，在輸出端量測到稱之為輸出相關雜 訊(Output-Referred Noise)，但是輸出相關雜訊無法準確表示出電路的 雜訊效能，也無法與其它電路做雜訊的效能比較。因為輸出相關雜訊 與增益有關，為了排除增益這項因子，所以將輸出相關雜訊回推到電 路的輸入端，也就是將輸出相關雜訊除以電壓增益，這就是所謂的輸 入相關雜訊，用來表示電路中所有雜訊的效應。

輸入相關雜訊的大小會決定電路輸入端的訊雜比(signal to noise

ratio , SNR)，在一個系統可接受的訊雜比情況下，輸入訊號越小，則 輸入相關雜訊也必須越小，要求越嚴格 ; 反之，輸入訊號越大，則 輸入相關雜訊要求越寬鬆。因此，輸入相關雜訊對於輸入訊號很小的 時候比較有影響(訊雜比固定的條件下)。

PGA 的增益放大器可以視為三級電路串接(圖 3.7)，1 2 視為第 一級，2 3 視為第二級，3 4 視為第三級。因為第二級與第三級電 路所產生的雜訊，經由增益放大之後在輸出端量測到，在回推到輸入

端的過程中，會被第一級的增益衰減(除以第一級的增益)，所以第二 級與第三級電路對輸入相關雜訊的貢獻會比第一級小很多，若是第一 級的增益遠大於第二級與第三級的增益，則第二級與第三級電路對輸 入相關雜訊的貢獻可忽略不計，因此本論文只分析第一級電路產生的 輸入相關雜訊，如圖3.12 所示。

圖 3.12 輸入相關雜訊分析

為了便於計算分析，所以將源級退化電阻表示成 2Rd，以下是針 對熱雜訊(Thermal Noise)的推導過程:

1 1

2 2 2 2 2

, ,1 , , ,

1

2 2 2 2

m o

m d

n out n n n n R

Av g R

g R

V V V

V

V

1

1

2

2 2

1 1

2

2 2

1

2

2 , 2 2

, 2

1

2 2

2 4 2 4

3 3

2 4

2 4 ( ) 2

3

16 1

3 8

m

m

m d O

m g d

d

m O O

m d g d

n out

n in m d m d d

m

kT Av kT g R R

g R

R

kT g R kT R

g R R

V kT

V g R g R kTR

Av g

2

3 3

2 3

+

由以上的結果可知，熱雜訊主要是與源級退化電阻Rd 有關，Rd 若是 越小，則熱雜訊也會越小。以下再針對閃爍雜訊(Flicker Noise)做計算:

2 2

,1 1

2

, ,1 2

1 2 2

2 , 2

, , 2

1 2 2

2 2 ,

, , 2

1

2 2 2 2

, , ,1 , , , ,

2 2

2 2

2 2

n m O N

n in

ox

n m O N m

n in

ox m

n m O P m

n in

ox m

n in n in n in n in

V g R K

V Av C WL f

V g R K g

V Av C WL f g

V g R K g

V Av C WL f g

V V V V

2 2 2

2

2

3 3 3

3

3

2 3

由以上結果可知，閃爍雜訊主要是與電晶體的 Size 有關，Size 若是 越大，則閃爍雜訊越小。當頻率f 足夠大的時候，閃爍雜訊對輸入相 關雜訊的貢獻比熱雜訊小很多，所以只需針對熱雜訊做電路設計即 可。

3.5 共模回授(Common-Mode Feedback , CMFB)電路 設計

增益放大器屬於全差動(Fully Differential)架構，電路可能受到製 程變化(電晶體、電阻不匹配) 、溫度或是供應電壓變化的影響，導 致輸出直流電壓位準偏移，輸出共模電壓位準也會跟著偏移，可能使 得下一級的 Input Swing Range 受到壓縮，訊號會失真，為了避免這 種現象，因此需要加入共模回授電路，以穩定輸出共模電壓位準。

如圖3.7，使用 RL2 與 RL4 偵測輸出共模電壓位準，在 RL2=RL4

情形下，輸出共模電壓可以表示如下:

, 2

op on

out CM

V V V

然後，共模電壓與參考電壓(Vref)的差值被共模回授放大器放大，再 回來調整增益放大器的偏壓，使得輸出共模電壓被參考電壓鎖定。詳 細的電路動作如下:

假設輸出直流電壓位準向上偏移 → 輸出共模電壓向上偏移 → 共 模回授放大器的輸出電壓位準下降 → MP32 的 VSG 增加 → MP32 的VSD降低(因為偏壓電流固定) → 節點 2 的電壓位準上升 → MN42 的VGS增加 → MN42 的偏壓電流增加 → 節點 3 的電壓位準上升 → MN52 的偏壓電流增加 → 輸出直流電壓位準降低 → 輸出共模電

很明顯地，藉由負回授的機制，輸出共模電壓被調整，直到等於參考 電壓(Vref)才停止動作。

本論文的共模回授放大器採用傳統常見的雙級運算放大器

(Two-Stage OP Amp) [12]，如圖 3.13 所示。利用運算放大器的高增益，

可以將輸出共模電壓很準確的鎖定在參考電壓，換言之，即使輸出共 模電壓只有很微小的偏移，它與參考電壓的差值也會被回授放大器明 顯放大，再回來調整增益放大器的偏壓，也可稱其靈敏度非常好。

圖 3.13 共模回授放大器(雙級運算放大器)

由於 CMFB 形成閉迴路，因此會有穩定度問題，所以需要做頻 率補償，在未作補償之前，OP 的小信號等效電路如下圖所示:

極點可以表示如下:

1 2 4 1 2 4 7

2 6 7 2 6 7

1

1 1

2

2 2

-1

-1

o o db db gs

o o db db L

R r r C C C C

R r r C C C C

p R C

p R C

加入米勒補償(Miller Compensation)電容之後，OP 的小信號等效電路 如下圖所示:

極零點可以表示如下:

1

7 1 2

7 2

2

7 1

- 1

-

m m

m

p g R R Cc p g

C z g

Cc

很明顯可見，P1被移往低頻，形成 OP 的主極點，而 P2被移往高頻，

兩個極點拉開使得相位邊限(Phase Margin)增加，因此電路更穩定，

然而，加入補償電容後也產生一個在右半平面(複數平面)的零點，這 會造成電路不穩定(輸出訊號震盪)，為了解決這問題，所以再串接一

個電阻，OP 的小信號等效電路如下圖所示:

極零點可以表示如下:

1

7 2 1

7 2

2

3

1

1

7

-1 -

-1

1

(1/ - )

m m

m

p g R R Cc p g

C p RcC

z Cc g Rc

若是設計 Rc 等於

7

1

g ，則零點位置會被移到無窮遠，除此之外，

Rc 採用電晶體取代(操作在三汲管區)，不僅省面積，也可避免頻率補 償受到製程變化與溫度的影響，由於這在一般類比電路設計的參考書 皆有描述，所以本論文就不再贅述。

3.6 直流偏移抵消(DC-Offset Cancellation)電路

直流偏移抵消電路的功用，是將 PGA 的直流偏移電壓降低或是 濾除。因為 PGA 是高增益放大器，輸入端若是有很微小的直流偏移 電壓，或是 PGA 本身所產生直流偏移電壓，它會被增益放大器一級 接一級地放大，造成訊號失真，因此需要加入直流偏移抵消電路來解 決此問題，如圖3.14 所示。

on,4th

V

op,4th

V

op,1th on,1th

V

V

圖 3.14 直流偏移抵消電路

直流偏移抵消電路共分為兩部份，低通濾波器(Low-Pass Filter) 與偏移減法器(Offset Subtracter)。利用低通濾波器將直流信號留住，

濾除高頻信號或是雜訊，然後改變偏移減法器的偏壓電流大小，進而 調整第一級增益放大器的輸出直流電壓位準。

PGA 加入直流偏移抵消電路之後，整體電路是閉迴路，增益放 大器的轉移函數可表示為A(s)，直流偏移抵消電路的轉移函數可表示

為β(s)，，如圖 3.15 所示。

A(s)

(s)

圖 3.15 增益放大器串接與直流偏移抵消電路 因此整體電路的轉移函數可以表示如下:

f

A (s) = A(s)

1+A(s) (s)

A(s)的電路行為可視為是一階低通濾波器，極點位置在增益放大器的 輸出端，因此A(s)與極點可以表示如下:

0

1

1

out L

A(s) = A

1+ s

p p = 1

R C

假設直流偏移抵消電路的直流增益為一，則β(s)可以表示如下:

(s) = 1

1+ s

其中P₂可以表示如下:

2 1 8 7

8 2 3

p = 1 R =R

R C 其中

3.7 4 轉 15 解碼器(4-to-15 Decoder)設計

4 轉 15 解碼器是用來控制交換式電阻的電晶體開關，其真值表 如表3.3 所示

Input Output Binary code 1- of-n Code

B1 B2 B3 B4 G1 G2 G3 G4 G5 G6 G7 G8 G9 G10 G11 G12 G13 G14 G15 Gain

(dB) Rd (KΩ)

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 13.54 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 11.96 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 2 10.58 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 3 9.36 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 4 8.28 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 5 7.34 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 6 6.5 0 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 7 5.77 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 8 5.11 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 9 4.53 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 10 4.02 1 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 11 3.57 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 12 3.17 1 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 13 2.81 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 14 2.49 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 15 2.21

表 3.3 4 轉 15 解碼器真值表

是採用1-of-n Code，而輸入碼是 Binary Code，將真值表以布林代數 表示如下:

1 1 2 3 4 9 1 2 3 4 2 1 2 3 4 10 1 2 3 4 3 1 2 3 4 11 1 2 3 4 4 1 2 3 4 12 1 2 3 4 5 1 2 3 4 13 1 2 3 4 6 1 2 3 4 14 1 2 3 4 7 1 2

G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B G B B B3 4 15

8 1 2 3 4

B G B B B B

G B B B B

電路實現如圖3.16 所示，利用 NAND 閘與 NOT 閘組合成 AND 閘，

這裡只圖示 G1 與 G2，其餘部分依此類推。

圖3.16 4 轉 15 解碼器電路實現

3.8 增益分配(Gain Distribution)設計

1 1 2 1 2 3

1 2 3 4

1 1

3_T 3 3 3 3

G G G G G G IIP IIP IIP IIP IIP

當第三級的增益G₃很大，而第一級增益G₁很小，可知 IIP3_T會很大，

也就表示整體電路的線性度很好。第二種增益分配方式，是將增益分 配在前級電路，PGA 具有較低的雜訊，其概念可以用雜訊因子(Noise Factor)的串接公式說明，如下表是:

2 3 4

1

1 1 2 1 2 3

-1 -1 -1

T

F F F

F F

G G G G G G

當第一級的增益G1很大，而第三級的增益 G3很小，可知FT會很小，

也就表示整體電路的雜訊因子很小。本論文的目標是希望做到低雜 訊，所以採用此種方式。

將增益分配在前級電路會遇到一個重要問題，也就是當信號被前 級增益放大器放大後，它的輸出信號可能會超過後級增益放大器的 Input Swing Range，導致最後輸出信號產生失真，舉例來說，如圖 3.17 所示，假設 PGA 的輸入信號為 133mV(差動峰值電壓)，而規格所要

求的輸出信號是 750mV，因此 PGA 必須提供 15dB 的增益，將增益 全部分配給第一級，則第一級的輸出信號為 750mV，超過第二級的 Input Swing Range(本論文的設計約為 380mV)，因此這是個錯誤的增 益分配方式。

圖3.17 錯誤的增益分配方式

正確的增益分配方式如3.18 所示，將大部份的增益分配在前級，

但是不能超過下一級Input Swing Range，剩餘的增益留給最後一級。

圖3.18 正確的增益分配方式

3.9 6 轉 16 解碼器(6-to-16 Decoder)設計

PGA 有四級增益放大器，每一級皆有一個 4 轉 15 的解碼器，四 級共有16 個位元輸入，然而 PGA 整體電路是由 6 位元控制，因此需 要 設 計 一 個 6 轉 16 的 解 碼 電 路 ， 採 用 可 程 式 化 邏 輯 陣 列

增益範圍是從6dB 至 60dB，共有 55 個步階，所以解碼器共有 55 列。

6 位元輸入經由 6 轉 55 解碼器，此解碼器的輸出碼是採用 1-of-n Code，因此同一時間內只有其中一列是邏輯 1 (高電位)，其餘皆是邏 輯0 (低電位)，再經由電阻負載型式 NMOS 反相器，選擇輸出為邏輯 1 或是邏輯 0。

6 轉 16 的解碼器的設計，需考慮增益分配的問題。先決定 PGA 的增益如何分配，然後得知 6 轉 16 解碼器的輸出邏輯為 1 或是 0，

再利用跳線(決定開路或是短路)來配合，得到所要的輸出結果。表 3.4 為 6 轉 16 解碼器的輸入與輸出位元對照表，也就是本論文 PGA 的增益設定表。

RL16 RL13 RL1

B1 B14 B15 B16

000110 6dB

000111 7dB

001000 8dB

111100 60dB

16 columns

55 rows

RL15 RL14

B13

6-to-55 Decoder D1

D2 D3 D4 D5 D6

圖3.19 6 轉 16 解碼器