互聯網路電路

在可程式化類比陣列中，藉由互聯網路電路中之類比開關有效的規劃 訊號傳遞路徑，使得可配置類比方塊相互間之連結更具彈性，以提升整體 電路可規劃的能力[32]。

ㄧ般而言，類比開關為操作於三極區之 NMOS 或是 PMOS 所構成，

其閘極端電壓決定電晶體汲極與源極導通與否。若單獨考量以操作在三極 區的 NMOS 為類比開關，若閘極控制電壓為 V_DD，輸入電壓 v_I於 NMOS 之汲極端，輸出電壓 v_O於NMOS 之源極端，且於輸出端掛一接地之充電 電容Cs。假設 v_O初始電壓為0V，則輸入電壓 v_I持續對Cs 充電直到 v_O≈v_I 時，VDS 電壓將小於V_DD−v_I −V_tn之電壓，操作於三極區之汲極電流可表示 為[31]

( )

由(3.31)式可知，NMOS 之導通電阻(Turn-On Resistance)為

(

)

( )

圖3.35 類比開關導通電阻 表3.6 類比開關導通電組

類比開關

參數 狀態 MAX. TYP. MIN. 單位

eq

Ron_, 一般用途 1.19K 1.135K 1.08K Ω

vI 輸入電壓的範圍 3.5 1.5 V

由上述分析可知，在可程式化類比陣列中，CMOS 傳輸閘所構成之類 比開關為傳遞訊號的關鍵元件。在可程式化電路系統中，互聯網路電路決 定了內部電路導線的路徑，因此類比開關運用與導線佈局方式，將影響電 路工作效能與使用面積，故妥善規劃互聯網路電路亦為本節之設計重點。

在本電路系統中，類比開關做為可程式化電路之連線路徑導通與否，

其中電路陣列之選擇皆由 CMOS 傳輸閘之類比開關所實現。如圖 3.36(a) 所示，為以類比開關所實現可程式化電容陣列之架構圖，由四組類比開關 決定電容器雙端是否導通或是接地。當sw1、sw3 導通，而 sw2、sw4 截止 時，此時積分電容雙端導通，如圖3.36(b)所示，且電流流過時累積電荷於 電容器上。反之當sw1、sw3 截止，而 sw2、sw4 導通時，儲存於電容器上

之電荷迅速對地放電，以避免電荷之存積。圖3.36(c)所示，為電路示意圖 [32]。

(a) (b) (c)

圖3.36 可程式化電容陣列類比開關電路圖(a)架構圖(b)電容導通(c)示意圖

圖3.37 可配置類比方塊之電路方塊圖

在可配置類比方塊電路中，藉由類比開關與導線連接，決定了轉導 器，運算放大器與電容陣列不同的連接路徑，以實現各種功能之電路，如 圖3.37 所示。此外，為了便於可配置類比方塊電路之間的可程式電路的規 劃，根據FPGA 所提出之相關文獻，其核心方塊電路一般採取九宮格之配 置方式，而導線由方塊電路之間相互交叉，為了連接兩交叉導線，可藉由 如圖3.38(a)中兩交叉線之間跨接類比開關加以導通，其示意圖如圖 3.38 (b)所示。由於本電路之設計皆採取全差動式，因此方塊電路之間的連接皆 為雙導線，如圖 3.38(c)所示，為可配置類比方塊 CAB 之系統佈局圖，其 中導線與類比開關連接起各可配置類比方塊之間的連線。

增加導線與類比開關的數量可提昇電路系統中各區塊子電路間的可 規劃性。然而對於導線而言，在互聯網路之電路系統中，須盡量縮短過長

的傳輸導線，以避免導線的寄生電容影響到電路之效能，其中傳輸導線的 長短，則須經由實際的電路佈局才能知道。整體而言，藉由互聯網路電路 中類比開關與導線之連接，可提高電路系統程式化的需求，然而過於複雜 之互聯網路將使電路遭受寄生電容等不良因素的干擾，因此在達成電路可 規劃的前提下，可適時的簡化互聯網路電路，並過電路佈局技巧加以克服 電路中非理想效應的影響[33]。

(a) (b) (c)

圖3.38 類比開關 (a)電路方塊圖 (b)代號圖 (c)CAB 佈局圖