第二章 可程式化類比陣列之文獻回顧
2.2 可程式化類比陣列之系統架構
2.2.1 以切換電容電路為架構之 FPAA
(A) 基本電路原理與分析
切換電容電路常做為系統輸出入介面，藉此達成類比與數位訊號的轉 換與處理，如 AD 轉換器、DA 轉換器、濾波器與相鎖迴路等應用。基本 原理以切換電容電路代替電阻，其等效阻抗值則由取樣頻率與內部之電容 值來決定。因此當切換電容電路用於濾波器電路時，根據奈氏取樣定理 (Nyquist sampling theorem)，取樣頻率至少大於兩倍以上的訊號輸入頻率，
故訊號輸入之頻寬大幅受限於切換電容電路。
在 分 析 切 換 電 容 電 路 前 ， 首 先 需 建 立 一 組 非 重 疊 時 脈 產 生 電 路 (Nonoverlapping Clock)，確保切換電容電路的兩個電晶體不會同時導通，
造成電荷的流失。在圖 2.1(a)中，為兩個同頻率φ1與φ2時脈訊號，但相同 時間兩訊號並不會互相交疊。圖 2.1(b)為非重疊時脈產生電路方塊示意 圖，其中延遲器可由偶數個串接的反相器或是 RC 電路所構成。
(a) (b)
圖 2.1 非重疊時脈產生電路 (a) 時脈訊號φ1與φ2時序圖 (b) 非重疊時脈 產生電路方塊示意圖[10]
切換電容電路在系統中常用來取代電阻。以圖 2.2(a)為例，V1與V2為 Insensitive Integrator)，如圖 2.3 所示。
圖 2.3 非反相積分器[10]
分析此離散電路前，可將圖 2.3 拆成兩不同的時間點來做討論，其推 導如下所示：
1. 如圖 2.4(a) (c)所示，在時間點
(
nT−T)
時，φ1為高態φ2為低態，積 分器輸出端電壓為Vco(
nT −T)
，跨於C2上之電荷量為C2Vco(
nT−T)
。 2. 當φ1正由高態切換成低態而φ2仍為低態時，此積分器輸入節點的 電 壓 為
( )
tVci Vci
(
nT −T)
， 因 此 跨 於 C1 上 之 電 荷 量 為(
nT T ，而C VC1 ci −
)
2上之電荷量仍為C2Vco(
nT −T)
。3. 如圖 2.4(b) (c)所示，當φ2為高態φ1為低態時，由於帶負電之C1上 層平板虛接地，放電電流將由C2流至C1的接地端，強迫儲存於C1與 C2上之電荷達成平衡，積分器輸出端的電壓將保持至切換時間點 (nT-T/2)。
(a) (b)
( ) ( )
際值。第三，切換電容電路的設計參數是由電容的相對値決定，而非由電 容的絕對値決定，而電容相對值之精確度在 CMOS 製程上可以得到很好的 控制，故在 CMOS 製程上實現切換電容電路將有相當高的準確性。縱使有 上述的優點，在現今以高速產品為主流的情況下，頻寬一直是設計者所追 求的目標。根據奈氏取樣定理，切換電容電路架構的訊號操作頻寬將大幅 受限，故此架構在頻寬上的劣勢仍待改進。
(B) 可配置類比方塊(Configurable Analog Block，簡稱 CAB)之設計 可配置類比方塊為可程式化類比陣列中最小單元電路，經由可配置類 比方塊與互聯網路電路的規劃與控制，將使系統達成不同功能之函數。可 配置類比方塊可透過不同架構之電路所實現，本節中可利用切換電容電路 實現可配置類比方塊之設計，如圖 2.6 所示。經由此積分器電路的連接，
構成了閉迴路系統，其中右半部為非反相積分電路，而左半部為一階濾波 器電路[9]。在程式化系統電路的過程中，可配置類比方塊具有三項特別的 機制
1 反相或非反相的積分器電路可經由非重疊時脈產生電路所實現。
2 經由加入被動或主動元件，或是打斷非必要的互聯網路電路可增 加電路功能性
3 透過可程式化電容陣列的規劃，可提供不同的電容値。
圖 2.6 以切換電容為架構之可配置類比方塊[9]
如圖 2.7 所示，互連網路電路可以由切換電容電路或非切換電容電路 所組成。藉由切換電容電路做為互聯網路電路連線的開關，能提供可配置 類比方塊具有一個非常彈性的歸劃架構。透過切換電容電路的傳遞，可選 擇適當的電壓訊號加總在一起。當切換電容電路以足夠高的頻率做取樣，
此時切換電容電路可視為兩端點間的等效電阻。然而，當切換電容電路的 取樣頻率不夠高時，此時切換電容電路上的電容可視為單純的電容器，做 為可配置類比方塊兩端點間電壓傳遞用。
圖 2.7 以切換電容為架構之互聯網路電路[9]