論文架構

本論文共分為六章：第一章先介紹整個論文研究的動機，從可程式化 電路系統的發展背景與應用概況加以介紹，並對於研究目的與欲採取之研 究方法做一詳盡的說明。

第二章為回顧過去文獻，探討與研究可程式化類比陣列之系統架構，

並以G_m-C 架構為主要探討對象。此外，深入分析不同轉導器之優缺點，

從電路中尋求可改善之處。並於最後介紹可程式化類比陣列之電路合成策 略與系統應用。

第三章設計與模擬可程式類比陣列中各區塊電路，其中可配置類比方 塊採用G_m-C Opamp為架構，並將重心放於改善轉導器的線性度，與提高轉 導器之輸出範圍，以利於整體系統的可規劃性。

第四章著重於利用現有 FPAA 電路，藉由特定的合成法則，而重複規 劃、實現不同功能之 PID 控制器與濾波器電路。

第五章則對於實際下線之電路，考量電路的實體佈局，並藉由晶片量 測之結果修正並改進其設計的缺失。

第六章對研究成果做出總結，並提出未來的展望與建議。

第二章

可程式化類比陣列之回顧與探討

2.1 前言

本章旨在回顧與探討可程式化類比陣列歷年來發展的文獻。環顧國內 外研究，對於相關電路之效能與可程式化之解決途徑，已有顯著的發展。

因此本章將對可程式化類比陣列之系統架構、電路核心及系統應用，做深 入的分析與探討。

第二節將分析並探討目前已發展的可程式化類比陣列之系統架構。系 統架構因訊號傳遞方式的不同，可規劃為離散型與連續型的系統。本節將 討論現行常用的架構，對不同架構之差異做出比較，最後並選定改良之 Gm-C 架構做為論文的主要方向，此架構常用的電路與其效能將於第三節 中討論。

第四節探究如何將可程式化技術導入電路系統中，並分析可程式化之

原理與策略，以尋求最佳化之設計。透過可程式化的概念，所達成的可程 式化類比陣列，可經由簡易的規劃與控制完成特定之功能函數。

2.2 可程式化類比陣列之系統架構

著眼於目前可程式化類比陣列電路架構，若以訊號操作方式來區分，

可分為離散型與連續型系統。前者以切換電容(Switched Capacitor，簡稱 SC)[9]電路為主流，後者以轉導電容(Gm-C)濾波器[10]與電流傳輸器

(Current Conveyor，簡稱CC) [11]為主。綜觀此三種電路架構各有其優缺 點，本節將簡述個別之電路特性，並分析這三種電路應用在可程式化類比 陣列之效能。

2.2.1 以切換電容電路為架構之 FPAA

(A) 基本電路原理與分析

切換電容電路常做為系統輸出入介面，藉此達成類比與數位訊號的轉 換與處理，如 AD 轉換器、DA 轉換器、濾波器與相鎖迴路等應用。基本 原理以切換電容電路代替電阻，其等效阻抗值則由取樣頻率與內部之電容 值來決定。因此當切換電容電路用於濾波器電路時，根據奈氏取樣定理 (Nyquist sampling theorem)，取樣頻率至少大於兩倍以上的訊號輸入頻率，

故訊號輸入之頻寬大幅受限於切換電容電路。

在 分 析 切 換 電 容 電 路 前 ， 首 先 需 建 立 一 組 非 重 疊 時 脈 產 生 電 路 (Nonoverlapping Clock)，確保切換電容電路的兩個電晶體不會同時導通，

造成電荷的流失。在圖 2.1(a)中，為兩個同頻率φ₁與φ₂時脈訊號，但相同 時間兩訊號並不會互相交疊。圖 2.1(b)為非重疊時脈產生電路方塊示意 圖，其中延遲器可由偶數個串接的反相器或是 RC 電路所構成。

(a) (b)

圖 2.1 非重疊時脈產生電路 (a) 時脈訊號φ₁與φ₂時序圖 (b) 非重疊時脈 產生電路方塊示意圖[10]

切換電容電路在系統中常用來取代電阻。以圖 2.2(a)為例，V1與V2為 Insensitive Integrator)，如圖 2.3 所示。

圖 2.3 非反相積分器[10]

分析此離散電路前，可將圖 2.3 拆成兩不同的時間點來做討論，其推 導如下所示：

1. 如圖 2.4(a) (c)所示，在時間點

(

nT−T

)

時，φ₁為高態φ₂為低態，積 分器輸出端電壓為V_co

(

nT −T

)

，跨於C₂上之電荷量為C₂V_co

(

nT−T

)

。 2. 當φ₁正由高態切換成低態而φ₂仍為低態時，此積分器輸入節點

的 電 壓 為

( )

t

V_ci V_ci

(

nT −T

)

， 因 此 跨 於 C₁ 上 之 電 荷 量 為

(

nT T ，而C V

C_{1 ci} −

)

2上之電荷量仍為C₂V_co

(

nT −T

)

。

3. 如圖 2.4(b) (c)所示，當φ₂為高態φ₁為低態時，由於帶負電之C₁上 層平板虛接地，放電電流將由C₂流至C₁的接地端，強迫儲存於C₁與 C2上之電荷達成平衡，積分器輸出端的電壓將保持至切換時間點 (nT-T/2)。

(a) (b)

( ) ( )

際值。第三，切換電容電路的設計參數是由電容的相對値決定，而非由電 容的絕對値決定，而電容相對值之精確度在 CMOS 製程上可以得到很好的 控制，故在 CMOS 製程上實現切換電容電路將有相當高的準確性。縱使有 上述的優點，在現今以高速產品為主流的情況下，頻寬一直是設計者所追 求的目標。根據奈氏取樣定理，切換電容電路架構的訊號操作頻寬將大幅 受限，故此架構在頻寬上的劣勢仍待改進。

(B) 可配置類比方塊(Configurable Analog Block，簡稱 CAB)之設計 可配置類比方塊為可程式化類比陣列中最小單元電路，經由可配置類 比方塊與互聯網路電路的規劃與控制，將使系統達成不同功能之函數。可 配置類比方塊可透過不同架構之電路所實現，本節中可利用切換電容電路 實現可配置類比方塊之設計，如圖 2.6 所示。經由此積分器電路的連接，

構成了閉迴路系統，其中右半部為非反相積分電路，而左半部為一階濾波 器電路[9]。在程式化系統電路的過程中，可配置類比方塊具有三項特別的 機制

1 反相或非反相的積分器電路可經由非重疊時脈產生電路所實現。

2 經由加入被動或主動元件，或是打斷非必要的互聯網路電路可增 加電路功能性

3 透過可程式化電容陣列的規劃，可提供不同的電容値。

圖 2.6 以切換電容為架構之可配置類比方塊[9]

如圖 2.7 所示，互連網路電路可以由切換電容電路或非切換電容電路 所組成。藉由切換電容電路做為互聯網路電路連線的開關，能提供可配置 類比方塊具有一個非常彈性的歸劃架構。透過切換電容電路的傳遞，可選 擇適當的電壓訊號加總在一起。當切換電容電路以足夠高的頻率做取樣，

此時切換電容電路可視為兩端點間的等效電阻。然而，當切換電容電路的 取樣頻率不夠高時，此時切換電容電路上的電容可視為單純的電容器，做 為可配置類比方塊兩端點間電壓傳遞用。

圖 2.7 以切換電容為架構之互聯網路電路[9]

2.2.2 以電流傳輸器為架構之 FPAA

(A) 基本電路原理與分析

電流傳輸器是以電流為控制變數的主動元件，因此為連續型系統。電 流傳輸器類似運算放大器，具有三個端點，Y 端為輸入端，具有很高的輸 入阻抗；X 端可反映 Y 端之電壓，其輸入阻抗很小；Z 端可映射 X 端的電 流 [11]。圖 2.8 為第二代電流傳輸器(Current Conveyor Ⅱ，簡稱 CCⅡ)的 元件符號，詳細電路如圖 2.9 所示。

圖 2.8 第二代電流傳輸器之元件符號[11]

其中 β 為輸出端點相對輸入端點之電流增益，若 β= +1，則輸出端

(d) ㄧ階低通濾波器

圖 2.10 由電流傳輸器為架構所合成之各種功能性電路[11]

電流傳輸器屬於連續型的訊號操作方式，雖然工作頻寬大於切換電容 電路，但是在參數可調範圍方面，電流傳輸器需藉由改變外接的電阻與電 容來調整不同功能之參數範圍，因此參數可調範圍並不如切換電容電路來 的有彈性。

(B) 可配置類比方塊(CAB)之設計

圖 2.11 所示為一種以電流傳輸器所實現可配置類比方塊之設計。可配 置類比方塊是構成可程式化類比陣列最基本的元件，經由改變電阻、電容 等連接方式，可合成不同功能的電路。其中，可變電容是由可程式化電容 陣列所組成；可變電阻是由可程式化轉導器所組成。藉由調整可變電容、

電阻之大小，可以完成不同功能的函式。

圖 2.11 以電流傳輸器為架構所合成之可配置類比方塊[11]

此可配置類比方塊所實現之可程式化類比陣列，如圖 2.12 所示，其中 互連網路電路一般由傳輸閘(Transmission Gate)做為類比開關，使四組可配 置類比方塊能相互的連接，將可實現更多不同功能的函數。

圖 2.12 以電流傳輸器為架構之可配置類比方塊以及互聯網路電路圖[11]

2.2.3 以G_m-C為架構之FPAA

(A) 基本電路原理與分析

Gm-C電路架構，相較於切換電容電路，內部沒有切換電容做為取樣電 路，故極適合於高速度的操作。G_m-C電路架構具有較佳的頻率響應以及較 寬的可調範圍，常用於實現連續時間型之濾波器[10]。

圖 2.13 轉導器之元件符號與理想電路模型[10]

轉導器最主要的功能是將輸入電壓轉換為輸出電流，如圖 2.13 所示，

即輸出電流訊號正比輸入電壓訊號。理想上，轉導器輸入級、輸出級具有 無窮大的阻抗，不同於運算放大器之輸出阻抗被假設為零。轉導器數學式

可表示為

份(偶次諧波)的優點，因此轉導器大多採用雙端輸入、雙端輸出之全差動 就全差動式電路而言，必須在輸出端接上共模回授電路(Common Mode Feedback，簡稱 CMFB)做其輸出共模準位的調整，因此圖 2.16(b)的兩個 輸出端電容除了作為轉導器積分電容外，更可做為輸出端點的主極點頻率

電容的 20%。由於寄生電容會造成非線性的問題，因此為了降低寄生電容 效應，可將Miller積分器的概念導入圖 2.16(b)中，於轉導器之電流輸出端 串接一個運算放大器，稱為Gm-C Opamp(Gm-C Operational Amplifier)積分 器，如圖 2.17 所示，其數學式相同於圖 2.16(b)可得

1 1)

2 (

2

sC v G C s

v_o = i^o = ^{m i}

(2.20)

圖 2.17 全差動式G_m-C Opamp積分器[10]

根據控制原理，負回授具有降低雜訊或外界干擾對於系統工作的影響

。Gm-C Opamp積分器於轉導器之後端串椄運算放大器，而積分電容跨接於 運算放大器之輸入、出端形成負回授，負回授可降低雜訊對於電路的影 響，且運算放大器之增益造成其輸入端之虛短路可大幅降低寄生電容效 應，故可改善電路的工作效能。此外，由於轉導器輸出端接有共模回授電 路，可穩定轉導器輸出端的共模電壓。再者轉導器後端接有運算放大器，

。Gm-C Opamp積分器於轉導器之後端串椄運算放大器，而積分電容跨接於 運算放大器之輸入、出端形成負回授，負回授可降低雜訊對於電路的影 響，且運算放大器之增益造成其輸入端之虛短路可大幅降低寄生電容效 應，故可改善電路的工作效能。此外，由於轉導器輸出端接有共模回授電 路，可穩定轉導器輸出端的共模電壓。再者轉導器後端接有運算放大器，

在文檔中 改善轉導器線性度及應用轉導-電容運算放大器架構之可程式化類比陣列晶片設計 (頁 20-0)