可程式化類比陣列系統規劃

綜觀前兩節之設計，利用兩組可配置類比方塊並透過特定的合成法 則，可達成數種多功能之類比電路。如圖 4.21 所示，為可程式化類比陣列 之系統開關規劃方塊圖，為易於分析連線開關，則將全差動式電路改以單 端電路表示，其中包含兩組可配置類比方塊與互聯網路電路之類比開關。

積分、微分與濾波器等電路之開關與腳位規劃表分別如表 4.1 與 4.2 所示。

圖 4.21 FPAA 系統規劃方塊圖

表 4.1 FPAA 系統開關規劃

功能 開關 S1 S2 S3 S4 S5 S6 S7 S8 積分器 CAB1 off on off off off off off off 積分器 CAB2 off off off off on off off off 微分器 on off off on on off off on 一階低通濾波器 CAB1 on on off off off off off off 一階低通濾波器 CAB2 off off on on on off off off 二階低通濾波器 on off on on on on off on 二階帶通濾波器 off off on on on on off on

表 4.2 FPAA 系統腳位規劃

功能 腳位 CAB1Vi CAB2Vi CAB1Vo CAB2Vo 積分器 CAB1 input output

積分器 CAB2 input output

微分器 input output

一階低通濾波器 CAB1 input output

一階低通濾波器 CAB2 input output

二階低通濾波器 input output

二階帶通濾波器 input output

由圖 4.22 可知，互連兩組可配置類比方塊需 8 組開關 S1~S8。若假設 每組轉導器內部之可程式化電流鏡陣列需 4 組開關，可程式化電容陣列也 需 4 組開關，在圖 4.22 中有 4 組轉導器，2 組可程式化電容陣列，則圖 4.22 中之可程式化類比陣列共有 32 組開關。開關之多寡決定系統可規劃的能 力，然而 1 組開關可視為 1 位元，因此 32 組開開即為 32 位元，開關切換 之數位控制上可透過查表(Look-up table，簡稱 LUT)的方法，將欲達成特 定的功能電路的開關參數儲存在 RAM 中，藉由 LUT 利用簡單且快速之演 算方法輸出相對映的位址，即可決定可程式化類比陣列系統內部開關導通 與否以合成所設計之類比電路。

可程式化類比陣列 FPAA 提供類比電路設計者具有原型製作

(prototyping)與可重新配置的特性，使得設計者可輕易進行修改與設計，而 不需實際變動硬體元件。綜觀本論文第三章之 FPAA 電路設計，與第四章 之 FPAA 電路應用，本節於最後提出完整之可程式化類比陣列 FPAA 之系 統配置規劃流程圖，當配置規劃完成，本可程式化類比陣列 FPAA 便可操 作使用。

圖 4.22 FPAA 系統配置規劃流程圖

第五章

下線晶片之佈局與量測

5.1 前言

為驗證可程式化類比陣列之電路可規劃的功能，本章根據第三章所設 計模擬之電路，在實體電路佈局的考量下，設計下線之晶片電路，包含轉 導器、運算放大器、偏壓電路與簡易型的FPAA 系統，其中包含一組 CAB 與外部互聯網路電路之類比開關與暫存器電路。透過第四章所提的控制機 制，量測可程式化類比陣列以實現不同功能的函數，並經由類比與數位調 整的方式，驗證可程式化類比陣列對功能函數之參數的調整能力。本章第 一節說明本論文晶片佈局上所使用的方法與介紹下線晶片之電路圖與佈 局圖，第二節為晶片量測的結果。

5.2 下線晶片之電路與佈局圖

在晶片設計中，最後階段為實體電路佈局，由於製程因素的影響，常 造成設計之晶片產生無法預期的電路行為。因此在實際晶片電路佈局前，

對於佈局的規劃，則需做妥善的安排。在實體晶片之佈局規劃上，除了具 有可配置類比方塊做為本論文下線之主要驗證電路外，亦包括轉導器、運 算放大器、偏壓電路與暫存器之離散子電路，以便於驗證離散電路之功 能。晶片則採用TSMC 0.35µm Mixed Signal 2P4M (5V)製程，且由國家晶 片系統設計中心(CIC)以完成晶片下線製作。

5.2.1 佈局考量

本論文下線晶片除了類比電路外，亦包含暫存器之數位電路。因此在 電路實體佈局考量上，需考量數位訊號對類比訊號所造成的影響。因此本 電路在佈局則依循下列之方法[36] [37]：

(A) 元件佈局

由於製程變異(Process Variation)，容易產生晶圓上電路元件及連線尺 寸形狀的變異，可能造成無法預期的電路行為。因此對於全差動式電路的 等設計上，為了考慮匹配對稱性的問題，一般常用同心圓（Common Centroid）或是交指式（Interdigitized）方式佈局，以降低共模雜訊與偶次 諧波之非線性效應。如圖5.1 所示，為運算放大器輸入級差動對電晶體 M1 與M2 之佈局，分別於圖中標明 1 與 2 表示同心圓與交指式的佈局方式。

此外，在電容的佈局上，可透過單位電容並聯的方式，採用同心圓方式的 佈局，並於電路旁邊擺至虛擬電路(Dummy Device)以有效降低製程變異所 造成的誤差，如圖5.2 所示，為本電路之電容佈局。

元件除了匹配的考量外，還須留意雜訊干擾的影響。一般而言，類比 電路需加大與數位電路的距離，以免受數位訊號相互干擾。此外可於元件 或電路外圍藉由防護圈(Guard Ring)以降低雜訊與閂鎖效應(Latch up)的發 生。圖5.1 與 5.2 中，外圍之方框即為防護圈。

(B) 走線佈局

由於電路中包含轉導器與運算放大器之類比電路，也包含暫存器之數 位電路。因此對於混合訊號之電路而言，類比電路需精準之電壓準位，且 不受外來雜訊的干擾。然而在數位電路上，時脈電路的切換是雜訊最大的 來源，所以一般把類比與數位電路的供應電壓端 V_DD與接地端 Gnd 分開且 獨立，以將干擾降至最低。

此外，在佈局走線上，由於每層金屬走線之間會有雜散電容的存在，

當一對訊號線平行並列，如果只有其中一條導線有訊號通過，其所產生之 電磁現象，就會干擾另一條導線，此即所謂受偶合電容之串音效應(Cross Talk)，此將造成訊號走線延遲的主要原因，而造成功能的錯誤。因此在佈 局上盡量避免任何訊號線跨過電容，以避免不必要的雜訊干擾。

圖5.1 同心圓與交指式佈局方式

圖5.2 交指式電容佈局

5.2.2 參考源

下線之寬振幅固定轉導偏壓電路圖為根據 3.6.1 節所設計，電路圖如 圖 5.3 所示，其中模擬規格表可參見表 5.1，佈局圖如圖 5.4 所示。圖 5.3 中之電阻 RB為5kΩ，因此圖5.4中佈局則採用poly2 以實現 5kΩ 之電阻。

圖5.3 寬振幅之固定轉導偏壓電路圖 表5.1 寬振幅固定轉導偏壓電路模擬規格表 電壓 溫度 室溫27°C 0°C ~50°C 電壓變動量

VB2 3.52V 20mV

VB1 1.07V 10mV

圖5.4 寬振幅之固定轉導偏壓佈局圖

5.2.3 運算放大器

下線之運算放大器為根據 3.5 節之設計，電路圖如圖 5.5 示，其中模 擬規格表可參見表5.2，佈局圖如圖 5.6示。圖5.6 中之補償電容佈局方式則

如圖5.2所示之交指式電容佈局

M10 M11 M12

M13 M₁₄

M15 M₁₆

Vcm i1

v v_i2

o1

v v_o2

M1 M₂

M3 M₄

M5 M₆

M7 M8

M9

MS

B1

V

B2

V

VDD

Cc

Cc

vCMFB

圖5.5 運算放大器電路圖

表5.2 下線之運算放大器模擬規格表 差動增益 40.04dB

單位增益頻寬 147.65MHz 相位邊限 60°

共模增益 -81.4dB 共模互斥比 121.44dB

圖5.6 運算放大器佈局圖

5.2.4 轉導器

下線之轉導器為根據 3.4 節所設計之改良型轉導器，電路圖如圖 5.7 示，其中設計一組切換開關以使轉導器輸出差動電流有 1 倍與 2 倍的選 擇。模擬器規格表可參見表5.3，佈局圖如圖 5.8 所示。

圖5.7 改良型偏壓補償交錯耦合式轉導器電路圖 表 5.3 改良式偏壓補償交錯耦合式轉導器模擬規格表 改良型轉導器 電流鏡增益KM=1 電流鏡增益 KM=2 轉導值@V_ref=1.8V 49µ A/V 98µ A/V

圖5.8 改良型偏壓補償交錯耦合式轉導器佈局圖

5.2.5 暫存器與開關

下線之暫存器與類比開關為根據3.6.3 與 3.6.2 節之設計，電路示意圖 如圖5.9 示，佈局圖如圖 5.10 所示

圖5.9 暫存器與開關示意圖

圖5.10 暫存器與開關佈局圖

5.2.6 下線晶片整體佈局圖

下線之晶片包含轉導器、運算放大器、偏壓電路、類比開關與暫存器 電路，以及簡易型之可程式化類比陣列，整體晶片佈局圖如圖5.11 所示。

圖5.11 下線晶片佈局圖

5.3 下線晶片之量測結果

5.3.1 量測參考源

寬振幅固定轉導偏壓電路在設計上有兩組偏壓端點，提供轉導器與運 算放大器P 型與 N 型電流鏡之偏壓準位，其中偏壓電壓分別為 V_B2與 V_B1

。如圖5.12(a)與(b)分別為偏壓電壓 VB2與 VB1之量測波形圖，圖中橫軸為 電壓，每格為 1V，在室溫 27°C 量測結果分別為 3.523V 與 1.176V，而模 擬結果分別為 3.52V 與 1.07V，因此量測結果與設計模擬之誤差約小於 70mV。由量測結果可知，所設計的偏壓電路已能滿足論文中 FPAA 的需

求，量測與模擬規格比較結果如表5.4 所示。

(a) (b) 圖5.12 寬振幅固定轉導偏壓電路量測波形圖(a) V_B2 (b) V_B1

表5.4 寬振幅固定轉導偏壓電路量測與模擬比較表 電壓 溫度 量測@27°C 模擬@27°C

VB2 3.523V 3.52V

VB1 1.176V 1.07V

5.3.2 量測運算放大器

論文中所設計之雙端輸入雙端輸出差動運算放大器操作直流準位在 2V，為測試差動運算放大器可否正常操作，藉由在運算放大器之輸入、出 端跨接電阻做為反相放大器，驗證運算放大器放大倍率是否與電阻比例相 吻合，量測電路如圖5.13(a)與(b)所示。

(a) (b) 圖5.13 反相放大器 (a)負端輸入 (b)正端輸入

(a) (b)

(c) (d)

圖 5.14 反相放大器輸出倍率量測波形圖 (a)0.7 倍(b) 1 倍(c) 2 倍(d) 3 倍 由於圖5.13(a)與(b)互為對稱，因此僅就圖 5.13(a)加以分析。如圖 5.13(a) 所示，電阻 R3與 R4分別為 33kΩ與22kΩ使得運算放大器輸入正端恰分壓 在2V，電阻 R2跨接於運算放大器使得兩輸入端具有虛短路的情況下，輸 出訊號 vO1對輸入訊號 vI之增益可寫為

1

表5.5 運算放大器量測與模擬比較表(v_I_DC=2V，v_I_Vp-p=1V，freq=50KHz) 圖5.12(a)量測 v_O1 圖5.12(b)量測 v_O2

5.3.3 量測積分器與轉導器

轉導值的定義為輸出差動電流相對輸入差動電壓之值，在實際晶片轉 導器量測上，有其困難度。而在論文中採用Gm-C Opamp 架構，此架構在 轉導器輸出級串接運算放大器構成米勒積分器，因此可透過積分器輸出電 壓，反推流經積分電容之轉導器輸出電流，進而推算出此即可得轉導器之 轉導值。

在晶片中離散之轉導器量測上，先將轉導器與運算放大器串接，並於 運算放大器輸出入端跨接100pF 之積分電容，電路示意圖如圖5.15 所示。

圖5.15 轉導器串接運算放大器之積分器示意圖

由於轉導器具有一組開關，可選擇轉導器輸出差動電流為 1 倍或是 2 倍電流輸出(即數位式可調增益 KM=1 或 2)。此外，轉導器參考電壓 Vref設 定在1.8V，輸入峰對峰值為 0.2V，頻率為 150KHz 之差動方波，量測結果 如圖 5.16 所示，其中圖 5.16(a)為輸出雙端電壓與差動電壓，圖 5.16(b)為

由於轉導器具有一組開關，可選擇轉導器輸出差動電流為 1 倍或是 2 倍電流輸出(即數位式可調增益 KM=1 或 2)。此外，轉導器參考電壓 Vref設 定在1.8V，輸入峰對峰值為 0.2V，頻率為 150KHz 之差動方波，量測結果 如圖 5.16 所示，其中圖 5.16(a)為輸出雙端電壓與差動電壓，圖 5.16(b)為

在文檔中 改善轉導器線性度及應用轉導-電容運算放大器架構之可程式化類比陣列晶片設計 (頁 119-0)