中 華 大 學 碩 士 論 文
HOY 無線測試平台射頻模組與雙頻天線之實現 Implementation of Radio Frequency Module
and Dual Band Antenna for HOY Wireless Tester
系 所 別：電機工程學系碩士班 學號姓名：M09701012 鄭名偉 指導教授：田慶誠 博士
中 華 民 國 九十九 年 八 月
摘要
本論文目標為設計與量產 Version 4 ATE (Automatic Test Equipment) RF 電路板與 雙頻天線。
V4 ATE RF 電路板與之前版本的差異為發射端、接收端分頻段，如此設計為了避
免發射端、接收端互相干擾，然後設計雙頻天線，最後雙頻天線與V4 ATE RF 電路
板整合在一起，並完成特性規格的量測，符合HOY 無線測試平台的規格。
第二章與第三章討論V4 ATE RF 電路板，第四章為雙頻天線；第五章為 ATE 模 組整合測試。
HOY 計畫目標為實現無線測試平台，主要降低測試成本取代傳統昂貴機台，並 縮短測試時間，量產之V4 ATE RF 電路板與雙頻天線整合到 HOY 無線測試平台，具
有36 個平行測試通道，同時也支援獨力測試機台。
關鍵字：HOY、ATE、雙頻天線、無線測試平台
Abstract
In this thesis, Version 4 ATE (Automatic Test Equipment) RF circuit board, dual band antenna had been design and implemented.
The difference between ATE RF V4 and earlier version are in separate or in same band of transmitter and receiver. The separate band can avoid the interference of
transmitter and receiver. Then design dual band antenna. Finally, the ATE RF circuit board and dual band antenna integrate together. To completed characteristics specifications of measurement. And conform the HOY wireless test platform specifications.
Chapter 2 and chapter 3 discuss V4 ATE RF board, chapter 4 discuss the dual band antenna, chapter 5 integrate test for ATE circuit board.
The goal of HOY project is implementation of wireless test platform. This platform can cost down of test and can replace tradition expensive tester platform, shorten test times.
Production version of V4 ATE RF board and dual band antenna both integrate to HOY wireless test platform. HOY wireless test platform has 36 parallel test channel. Test platform also support single channel test.
Keywords：HOY、ATE、Dual Band Antenna、Wireless Test Platform
誌 謝
感謝我的指導教授 田慶誠老師，教我正確的做事態度，由消極轉換為積極，面 對問題不要害怕，勇於面對，認真負責，凡走過必留下痕跡；老師總是不厭其煩從最 簡單的理論開始教導我，讓我自己有能力可以往更深的問題探討。還要謝謝 王志湖 老師教導我待人處事的道理與專業的數位領域。感謝兩位恩師，學生受益良多。
再來感謝通訊實驗室的學長姐、同學、學弟妹；感謝江哥、邱健榮學長、小毛學 長、獸獸學長、貿鴻學長、KING，還有很多 95、96 屆的學長，教導我無數的經驗與 專業知識；感謝天天、倉哥、BB 的好同學、顏子揚，我們總是在實驗室一起打拼；
感謝古龍小隊互相關照，team work，還有 98、99 屆所有學弟妹，有你們的支持幫忙，
大家的計畫才會這麼成功；最後再次謝謝實驗室的各位，沒有大家的傳承就沒有我的 畢業證書。
最後謝謝我的家人與女朋友，你們是我前進的最大動力，總是在我最低潮的時候 在背後支持我，謝謝你們；其他有幫忙關心我的人，未提及者，致上我最深的感謝。
名偉 謹識 中華民國九十九年八月 於新竹
目錄
摘要 ... i
Abstract ... ii
誌 謝 ...iii
目錄 ... iv
表目錄 ... vi
圖目錄 ...vii
第一章 緒論 ... 1
1.1 研究動機 ... 1
1.2 研究目標 ... 1
1.3 研究流程 ... 2
第二章 ATE 射頻模組規劃 ... 5
2.1 ATE 發射機系統規格 ... 5
2.2 ATE 發射機系統區塊圖 ... 5
2.3 ATE 接收機系統規格 ... 6
2.4 ATE 接收機系統區塊圖 ... 7
第三章 ATE 射頻收發模組系統整合 ... 8
3.1 Transmitter... 8
3.1.1 VCO ... 9
3.1.2 Filter... 11
3.1.5 Digital Variable Gain Attenuators ... 13
3.2 Receiver ... 15
3.2.1 LNA(Low Noise Amplifier)... 15
3.2.2 FM Demodulator ... 16
3.2.3 Common Emitter Amplifier... 18
3.2.4 Comparator... 19
第四章 Dual Band Differential Antenna 之實現... 21
4.1 Antenna 架構... 21
4.1.1 Single Ended Dual Band Antenna... 21
4.1.2 Dual Band Differential Antenna... 22
4.2 Differential Matching ... 24
4.2.1 阻抗量測 ... 24
4.2.2 LC Balun ... 28
4.2.3 理想元件匹配 ... 31
4.2.4 Murata 元件匹配 ... 37
4.2.5 天線匹配實測 ... 38
4.3 Diplexer... 39
第五章 ATE 模組整合測試 ... 42
第六章 結論 ... 45
參考文獻 ... 46
表目錄
表 2.1-1 ATE 發射機規格 ... 5
表 2.3-1 ATE 接收機系統規格 ... 6
表 3.1.1-1 VCO Spec ... 9
表 3.1.5-1 衰減器填入值與衰減量... 13
表 3.1.5-2 8051SPI 介面控制 DVGA 衰減量應填入 16 進位值。... 14
表 3.2.1-1 LNA 規格 ... 16
表 4.1.1-1 Single Ended Antenna 規格... 22
表 4.1.2-1 Differential Antenna 規格... 23
表 4.3-1 Diplexer 規格 ... 40
圖目錄
圖 1.3-1 研究流程圖... 3
圖 1.3-2 雙頻天線設計流程圖... 4
圖 2.2-1 ATE 發射機方塊圖 ... 6
圖 2.4-1 ATE 接收機方塊圖 ... 7
圖 3.1-1 ATE TX 方塊圖... 8
圖 3.1-2 Transmitter PWM Signal in Time Domain Duty Ratio 25% ... 8
圖 3.1.1-1 測試 VCO 與 filter 兩級 ... 9
圖 3.1.1-2 Second Harmonic 1.8GHz ... 10
圖 3.1.1-3 Third Harmonic 2.7GHz... 10
圖 3.1.3-1 測試 Switch on ... 12
圖 3.1.3-2 測試 Switch off... 12
圖 3.1.5-1 DVGA 增益測試 ... 14
圖 3.2-1 ATE 接收機方塊圖 ... 15
圖 3.2.2-1 SL1461SA LC Tank DC Voltage 對應解調頻率 ... 17
圖 3.2.2-2 ZV953V2 反偏電壓對應電容值 ... 18
圖 3.2.2-3 FM-Demodulator in Time Domain ... 18
圖 3.2.3-1 量測 CE 放大輸出 ... 19
圖 3.2.4-1 量測比較器輸出... 20
圖 4.1.1-1 Single Ended Antenna 方塊圖... 22
圖 4.1.2-1 Differential Antenna 方塊圖... 23
圖 4.1.2-2 Differential Antenna PCB... 24
圖 4.1.2-3 Differential Antenna 成品... 24
圖 4.2.1-1 TRL 量測待測物... 25
圖 4.2.1-2 模擬軟體讀取 S2P 檔 ... 26
圖 4.2.1-3 TRL 量測結果 dB vs f... 26
圖 4.2.1-4 TRL 量測結果 Smith ... 26
圖 4.2.1-5 4 port-Balun 分析阻抗模擬圖... 27
圖 4.2.1-6 Ideal Differential Mode 示意圖... 27
圖 4.2.1-7 4 port-Balun 分析阻抗模擬結果... 28
圖 4.2.2-1 LC Balun 匹配架構示意圖 ... 29
圖 4.2.2-2 LC Balun 匹配模擬 ... 29
圖 4.2.2-3 S11(Differential 端) ... 30
圖 4.2.2-4 S22(Single Ended 端) ... 30
圖 4.2.2-5 S21(增益)... 30
圖 4.2.3-1 915MHz 理想元件匹配 ... 31
圖 4.2.3-2 2.45GHz 理想元件匹配... 32
圖 4.2.3-3 915MHz&2.45GHz 理想元件匹配結果... 32
圖 4.2.3-4 諧振元件雙頻匹配... 33
圖 4.2.3-5 @915MHz&2.45GHz 不同阻抗 ... 35
圖 4.2.3-6 諧振元件... 35
圖 4.2.3-7 理想電感模擬圖... 36
圖 4.2.3-8 實際電感模擬圖... 36
圖 4.2.3-9 諧振元件雙頻匹配... 37
圖 4.2.4-1 雙頻匹配電路寄生效應模擬... 37
圖 4.2.4-2 雙頻匹配電路寄生效應模擬結果... 38
圖 4.2.5-1 量產天線板... 38
圖 4.2.5-2 雙頻匹配量測結果... 39
圖 4.2.5-3 雙頻匹配量測結果 in Smith ... 39
圖 4.3-1 Diplexer 方塊圖 ... 40
圖 4.3-2 量產天線板... 40
圖 4.3-2 Diplexer 量測結果 ... 41
圖 5-1ATE 收發機使用說明... 42
圖 5-2ATE 模組整合測試說明圖... 42
圖 5.3 Transmitter PWM Signal In Time Domain Duty Ratio 25% ... 43
圖 5.4 Transmitter PWM Signal In Frequency Domain Center Frequency 915MHz. 43 圖 5.5 Tx Maximum Output Power Measurement ... 44
圖 5.6 Receiver Demodulate FSK Signal ... 44
第一章 緒論 1.1 研究動機
有鑑於HOY Version 3 在整合測試時，會受到同頻段的互相干擾，故 HOY Version4
刻意將ATE、DUT 的發射端與接收端分頻段，以克服互相干擾的問題。
本論文實現是為了，早已SOC 時代，在測試方面因無法再用傳統的測試機台流
程測試，而測式晶片連結的針腳(Probe)也因積體電路設計技術，如線路及本身所帶給 晶片的電阻所帶來的影響，測試技術再次面臨挑戰。
本計畫一開始構思在晶圓階段可以有效提高測試品質，可靠度，並可降低成本的 方法，創新提出利用無線介面執行測試，診斷並修復單晶片系統(SOC)。此方法可解 決傳統機台即將面臨的問題，還可大幅縮短時間，降低測試成本。
本計畫是全新且原創的做法。使用無線介面測試晶片在未來一定可以成為領導測 試機台的方法及主流。
1.2 研究目標
Wireless IC Test 無線硬體平台的建構，在此製作 ATE(Auto Test Equipment，Head Board)而 DUT(Device Under Test，Load Board)，在新版測試機台中已由 IC 製程製作，
更符合真實性運作狀況。
ATE 端包含 FSK (Frequency Shift Keying)接收機與 OOK（On-Off Keying）發射 機。接收機接收頻率在ISM（Industrial Scientific Medical） Band (備註 1)頻帶，使用 超外差式架構(Super-Heterodyne) (備註 2)將射頻訊號降至中頻 374MHz 再經 FM Demodulator 解調 IC 解調出數位基頻信號後透過放大器與比較器將接收到的訊號整 理成合乎規格所需。OOK（On-Off Keying）發射機則直接利用接收機的本地震盪源
1.3 研究流程
本研究為因應計畫需求， 因此在研究流程上是以可行性與成品的效能作為考量 的重點。
研究流程的第一步是先訂出系統架構， 第二步是 survey 符合需求的零件。為了
提昇成品的可行性，Survey 的零件是以一般商業市場上容易購得的為主，但是一般零
件不一定能完全符合需求，所以流程的第三步即是針對現有的零件來調整架構，使整 個電路特性能夠符合規格需求。經過步驟一到三，整個架構就已經決定了。接下來第 四步就是進行軟體模擬。軟體模擬的目的是希望能夠預估出所選用的架構與零件能否 達成需要的System Performance。 軟體模擬第一步是以規格書進行初步的模擬，如果 模擬結果不符需求，則重複步驟二到三。如果模擬結果符合需求，就製作各個單一零 件的測試板，實地的對各個單一零件進行量測，並將結果輸入軟體進行更精確的模 擬，以求得更精確的預估[1]。
第五步即是進行各方塊的電路實際製作。第六步就是將完成的各方塊進行整合測 試。整個研究流程圖可以表示如圖 1.3-1；而雙頻天線研究流程圖如圖 1.3-2。
圖1.3-1 研究流程圖
圖1.3-2 雙頻天線設計流程圖
第二章 ATE 射頻模組規劃
ATE 射頻模組規劃中，主要與 DUT 做整合，考慮到 DUT 下線 IC 所有可能發生 的情況；有Sensitivity、Sweep Frequency、Auto Frequency Correction、Auto Gain Control
等幾種特性的考量。同時在發射機方面也考慮功率不能太大以免導致DUT IC 無法接
收，或是干擾其他組別ATE 板，所以發射機也有 AGC 控制輸出功率。
2.1 ATE 發射機系統規格
下表 2.2-1 為 ATE 發射端系統規格，中心頻率為 915MHz，做 OOK 調變，500K 一個symbol，在時域為 duty 25~75%的方波，方波由 Base-Band 以 SPI 介面控制。
Transmitter output frequency 902MHz~928MHz Modulation OOK
Data rate 500k symbol per second, (PWM symbol, made by 1MHz clock)
Tx Output Power +12 ~ -23dBm (Controlled by baseband) Data input pins Tx Data (Preamble, Data)
Output Power Controlled SPI Bus (LE, Clock, Data) 表2.1-1 ATE 發射機規格
2.2 ATE 發射機系統區塊圖
下圖2.2-1 為 ATE TX 方塊圖，ATE TX 是由 VCO 打一個 915MHz 的 Carrier，再 經由Switch 做 OOK 調變，調變後靠 VGA 調整增益防止功率過大，最後經過濾波器
濾波，再由雙頻天線發送給DUT。
圖2.2-1 ATE 發射機方塊圖
2.3 ATE 接收機系統規格
下表2.3-1 為 ATE 接收機規格，中心接收頻率為 2..45GHz，Sensitivity 可以到達 -85dBm，Data rate 為 250Kbps 方波。
Receiver input frequency 2.4GHz~2.5GHz Intermediate frequency 374 MHz
IF bandwidth 17.5MHz
AGC dynamic range 45dB
Demodulation type Frequency Shift Keying
Data rate 250kbps
VOH≧2.4V; VOL≦0.4V
FSK frequency deviation ±8.75MHz (max) Receiver Sensitivity -85dBm
Maximum input level -15dBm
Data output pins Rx Data (Preamble, Data)
AGC control bus (4-bits parallel I/P)
Channel select / AFC SPI bus (LE, Clock, Data) 表2.3-1 ATE 接收機系統規格
2.4 ATE 接收機系統區塊圖
下圖 2.4-1 為 ATE 接收機方塊圖，2.45GHz 訊號由雙頻天線接收進來，經由濾波、
放大，再經由Mixer 混頻到 374MHz，再經由 FSK 解調後送到比較器，最後輸出方波 給Base-Band；系統利用 PLL 鎖頻與 VGA 控制增益。
圖2.4-1 ATE 接收機方塊圖
第三章 ATE 射頻收發模組系統整合
HOY 系統首先是由 ATE 發送一個 request 給 DUT，所以 3.1 節先從 TX 開始討論，
3.2 節則是 RX；HOY 進入第四年度，有鑑於 V3 版本的整合測試，系統板刻意將 TX
與RX 分頻段，避免其互相干擾。
3.1 Transmitter
下圖3.1-1 為 ATE TX 方塊圖，ATE TX 是由 VCO 打一個 915MHz 的 carrier，再 經由switch 做 ook 調變，調變後靠 VGA 調整增益防止功率過大，最後經過濾波器濾
波，再由雙頻天線發送給DUT。
圖3.1-1 ATE TX 方塊圖
圖3.1-2 Transmitter PWM Signal in Time Domain Duty Ratio 25%
3.1.1 VCO
VCO 選用的考量首先是可以操作的頻率，再來是 Vtune 電壓的控制範圍，與最 小輸出功率是否可以推動Mix 升降頻、相位雜訊大小是否合乎規格、Reference spurs
會不會太大影響到原本訊號等，這些都是需要考量評估的地方；再來是Layout 上面
需要特別注意與其他接地隔開，僅在RF 訊號正下方留 3 到 5 倍版厚寬度大小的細線
與其他接地連接，以防RF 訊號亂竄影響到系統，同時也減少電源與 Oscillator 來的
雜訊；並電路板正反面預留焊接金屬殼的Pad，以防 IC 輻射量太大時可以加金屬殼
做屏蔽。
型號：TV0114B
SPEC：@908.5~921.5MHz Control Voltage Range：0.5~2.5V
Output Level +5~+7.5 dBm VCC=2.85V, typ Control Voltage
Sensitivity
15~35 MHz/V
Harmonics -15dBc ，max
表3.1.1-1 VCO Spec
圖3.1.1-2 Second Harmonic 1.8GHz
3.1.2 Filter
Filter 在系統中為頻率濾除的重要元件。在 ATE 發射端路徑使用到一個頻率為 824Mhz-915Mhz 的 Filter，作為 VCO 震盪 900Mhz 左右的頻率時濾除其他不必要的訊 號之用。而在ATE 接收端路徑使用到二個 Filter，第一個是在 LNA 後面的 RF 濾波器，
Pass Band2.4GHz~2.5GHz，前後不需要做 match 電路；第二個為 Mix 後的 IF Filter，
主要功用為消除鏡像頻率與RF 和 LO 漏過來的不要的訊要，需做前後級的 match；
首先做TRL 量測 Filter S 參數，再帶到 ADS 做模擬，將前後級做到 50 歐姆；一般 Filter 的 Pass Band 插入損耗(insertion loss)為 3dB，Rejection Band 最少有 50dB 的衰 減。
3.1.3 Switch
VER.4 使用 HITTITE 公司的單刀雙擲 ( SPDT )Switch Hmc221,在選擇上需要注 意High 與 Low 邏輯準位電壓值，是否為系統可以提供，是 Logic High 導通或是 Logic Low 導通。
在Layout 上面盡可能縮短控制訊號到 Switch 端的走線長度；並且在控制訊號線 上面靠近Switch 的地方加上 Schottky Diode 下地提供保護；需要特別注意的是 Schottky Diode 的寄生電容值，對控制訊號的阻抗大小，避免阻抗太小將所要的訊號 Bypass 掉。
圖3.1.3-1 測試 Switch on
圖3.1.3-2 測試 Switch off
3.1.4 DA (Deriving Amplifier)
DA 的選用上面，主要是用市售的 MMIC，Input 與 Output 皆已做到 50 歐姆，只 需外加DC Block；在使用 VNA(Vector Network Analyzer)量測放大器 S 參數前必須先 確定該放大器不會震盪，故使用VNA 量測前，先將欲待測之放大器供電接上 Spectrum
Analyzer 觀察是否有震盪的現象發生，如果觀測到震盪現象，則先加上 DC Block、
RF Chock 等方法，消除震盪後才可以接上 VNA 量測，以免將儀器損壞。
3.1.5 Digital Variable Gain Attenuators
在ATE 當作發射機發射 ASK 訊號，為了避免干擾到鄰近的收發機，故在 ATE 發射路徑上面增加一個數位式可調(SIP 介面)衰減器 MAX2058;調整方面以 basebnd 做控制，與Synthesizer 控制方法一樣；MAX2058 內部包含兩個 5-bit 數位式衰減器，
每一個數位式衰減器可以提供的衰減量理論上是32dB，因為電路設計上面有限的 RF
訊號隔離度，每一個數位式衰減器可以提供的衰減量實際上是28dB。
Attenuator A(5 MSBs) Attenuator B(5 LSBs) Bit 9=16dB step Bit 4=16dB step Bit 8=8dB step Bit 3=8dB step Bit 7=4dB step Bit 2=4dB step Bit 6=2dB step Bit 1=2dB step Bit 5=1dB step Bit 0=1dB step
表3.1.5-1 衰減器填入值與衰減量
For example, logic-low 0 for bit 5 and bit 0 of attenuator A and B, respectively, sets both attenuators at 1dB. 00000 configures both attenuators for maximum attenuation and 11111 sets for minimum attenuation.
loss hex loss hex loss hex loss hex
61 1 45 11 29 5F 13 25F 60 2 44 12 28 7F 12 27F 59 3 43 13 27 9F 11 29F 58 4 42 14 26 BF 10 2BF 57 5 41 15 25 DF 9 2DF 56 6 40 16 24 FF 8 2FF
55 7 39 17 23 11F 7 31F
54 8 38 18 22 13F 6 33F
53 9 37 19 21 15F 5 35F
52 A 36 1A 20 17F 4 37F
51 B 35 1B 19 19F 3 39F
50 C 34 1C 18 1BF 2 3BF
49 D 33 1D 17 1DF 1 3DF
48 E 32 1E 16 1FF 0 3FF
47 F 31 1F 15 21F
表3.1.5-2 8051SPI 介面控制 DVGA 衰減量應填入 16 進位值。
3.2 Receiver
下圖3.2-1 為 ATE 接收機方塊圖，2.45GHz 訊號由雙頻天線接收進來，經由濾波、
放大，再經由Mixer 混頻到 374MHz，再經由 FSK 解調後送到比較器，最後輸出方波 給Base-Band；系統利用 PLL 鎖頻與 VGA 控制增益。
圖3.2-1 ATE 接收機方塊圖
3.2.1 LNA(Low Noise Amplifier)
無線通訊系統中雜訊對通訊品質的影響很大，瞭解雜訊對所需信號的影響，並尋 找解決之道，是很重要的任務。故在訊號接收進系統時，因訊號微弱，通常都會透過 多級的放大器使系統可以解調處理。
而系統第一級放大通常會選擇LNA 來做放大，其任務為具有放大功率，又有低
雜訊度的一個放大器。可使系統在第一級獲得低雜訊，放大率很高的訊號。
LNA 選擇上面首要考慮就是較低的 noise figure，再來是考慮需不需要做 match，
面需要考慮到版層的厚度等使用環境的不同造成之差異；建議還是以自己量得的S 參數來做匹配會比較準確。
型號：RF2374 SPEC：@2450MHz
Gain 14.5 dB
Noise Figure 1.3 dB Input IP3 +21 dBm
表 3.2.1-1 LNA 規格
3.2.2 FM Demodulator
ATE 接收端使用的解調 IC 為 Zarlink SL1461SA，PLL 系統型式解調 IC，支持 頻率300~800MHz，支援 AFC(Auto Frequency Correction) 、AGC(Auto Gain
Correction) ，最低可解訊號功率-40dBm，建議最佳操作功率-35dBm，可容忍最大輸 入功率0dBm；解調頻率的決定主要取決取外部 LC Tank 的共振頻率；共振頻率的決
定與使用的變容二極體與電感值有關；變容二極體選用的是Zetex ZV953V2，電容值
對應供給反偏電壓曲線圖如圖. 3-22 ，根據 SL1461SA LC Tank DC Voltage 對應解調 頻率圖. 3-21，取中間近似線性區段來使用 DC=2.5V~3.5V，取 DC=3V 對應變容二極 體電容值對應反偏電壓曲線圖，對應到的電容值=20pF ，再利用 LC Tank 共振頻率 公式f=(1/ 2 LC) 求出在 374MHz 時需搭配的電感值，L=9.05nH；另外需注意與驗 證在364MHz 與 384MHz、L=9.05nH 時可變電容是否可以支援到對應到的電容值，
FM Demodulator IC 提供給可變電容的逆偏壓也可否支援的到。
實際製作上面 LC Tank 的電感值選用 8.2nH，可解頻率範圍為
349MHz~384MHz，符和中心頻率正負 10MHz 的可解範圍規範；在 Layout 上面可以 LC Tank 的電感多預留ㄧ個電感 Pad，需要個時候可以用並聯電感並聯出所需要的
電感值 [1]。
AFC Window 的調整方法:
1.輸入 374MHz 的調變訊號到 FM Demodulator 訊號輸入端。
2.調整 Window Adjust 可變電阻，使其剛好在載波輸入 374MHz 的時後，AFC 輸 出電壓為 3.6V 到 0.2V 中間。
3.測試是否頻率大於 374MHz 時 AFC 電壓為 High(3.6v)，小於 374MHz 時 AFC 電壓為 Low(0v)。
4.將 AFC 類比電壓送到 ADC 作數位轉換，之後將轉換數位訊號送至 Baseband 判斷 LO 訊號要往高頻移動還是低頻移動。
DUT 端發射過來的 FSK 調變訊號，調變深度正負 4MHz，Data Rate 500Kbps；
經過Mix RF 訊號與 Lo 降頻到中頻後，再經 FM 解調 IC 解調出與原訊號相反的數位 方波訊號Vp-p=50mV；解調訊號的振幅大小與 FSK 的調變深度有正比的關係；
SL1461SA Data Sheet 上面給的資料為，當 deviation 為 13.5MHz p-p，輸出訊號為 600mV pK-Pk [2]。
圖 3.2.2-1SL1461SA LC Tank DC Voltage 對應解調頻率
圖3.2.2-2 ZV953V2 反偏電壓對應電容值
圖3.2.2-3FM-Demodulator in Time Domain
3.2.3 Common Emitter Amplifier
FM 解調 IC 解調出的 Vp-p=50mV 數位訊號，需在經過放大與波型整型後才可以
送給Baseband 做資料處理，波型整型的要求主要視 Baseband FPGA IC 的 High、Low Level 來決定，2.8V≤High≤3V、0V≤Low≤0.2V；波形放大處理使用一般市面上常用的 2N1906 電晶體；當放大器使用可支援到 1000MHz，ATE 接收端最高使用到
250KHz(Preample)；電路實做前先利用 Pspice 做模擬，輸出訊號比輸入訊號放大 38.82 倍的增益 [3]；實做後測試結果，FM 解調 IC 輸出訊號約 50mVp-p，經 CE 放大器放 大後到3Vp-p。
圖3.2.3-1 量測 CE 放大輸出
3.2.4 Comparator
ATE CE 放大後的波形需要再經過比較器整形過後才可以送到 Baseband 做資料 處理；ATE 使用的是 74HC14，比較器的設計上面以邏輯比較電路做處理，此 IC 的
圖3.2.4-1 量測比較器輸出
第四章 Dual Band Differential Antenna 之實現 4.1 Antenna 架構
HOY 無線測試平台的雙頻天線共設計兩種模式，一開始設計 Single Ended 匹配 方式，Single Ended 匹配方式的好處是設計時間較短，但 Single Ended 匹配方式無 法隔絕外部雜訊，故易受外部雜訊干擾(外部雜訊通常為 Common Mode 雜訊)，反之 Differential Mode 匹配方式設計時間較長但是可抑制外部雜訊，以下將介紹兩種模 式的規格與設計方法。
4.1.1 Single Ended Dual Band Antenna
第一種設計方式 Single Ended 顧名思義天線的一端為 Signal，另一端為接地，
在 Signal 端做匹配電路匹配到 50Ω，匹配電路的後端為 Diplexer(將在 4.3 節做說 明)，下圖 4.1.1-1 為 Single Ended Dual Band Antenna 的方塊圖，天線大小為 12*12cm，表 4.1.1-1 為 Single Ended Dual Band Antenna 的規格。
Single Ended 匹配方法主要是針對 Signal 端看進去到接地端的阻抗做匹配，所 以只要考慮天線阻抗問題做最佳化匹配，故只要模擬精確，設計速度相對縮短。
下圖 4.1.1-1 中藍色線條為外部雜訊示意線條，因相位關係此雜訊對天線而言為 Common Mode 雜訊，而對 Single Ended 匹配方式來說，不論是耦合到 DUT IC Transmitter 的訊號或是接收到外部Common Mode 雜訊，都會因為匹配而進入 ATE Receiver 端，所以 Single Ended 匹配方式易受 Common Mode 雜訊干擾，無法隔絕不 預期接受到的Common Mode 雜訊。
圖4.1.1-1Single Ended Antenna 方塊圖
Frequency 915MHz & 2.45GHz
Antenna Radius 1.3cm
Diplexer Design Tx:LTx=2.59cm 50ohm Feed Line Rx:LRx=6.43cm 50ohm Feed Line 表4.1.1-1 Single Ended Antenna 規格
圖4.1.1-2Single Ended Antenna 成品
4.1.2 Dual Band Differential Antenna
Differential Mode 匹配方式與 Single Ended 匹配方式最大的不同就是 Differential +(-)
-(+)
+(-)
-(+)
Mode 天線兩端都無接地，天線兩端皆是訊號線；Differential Mode 匹配方式主要是 用L、C 構成一個 Balun(將在 4.2.2 節解說)，可將 Differential Mode 轉為 Single Mode，
也就是天線的兩端接到LC Balun 將阻抗轉換到 50Ω，同時也將 Differential Mode 訊 號轉換為 Single Mode 訊號就可接到 ATE Receiver 端。
設計 Differential Mode 匹配方式最大的原因是 Differential Mode 匹配是針對天線 的Differential Mode 阻抗做匹配，因此在 4.1.1 節所提到的 Common Mode 雜訊會被 LC Balun 阻隔，不會進入 ATE Receiver 端，故 Differential Mode 匹配為抑制雜訊的設 計。
圖4.1.2-1 Differential Antenna 方塊圖
Frequency 915MHz & 2.45GHz Antenna Radius 1.3cm
LC Balun Matching：
Return loss < -10 dB Diplexer 規格
Return loss < -10 dB
圖4.1.2-2Differential Antenna PCB
圖 4.1.2-3Differential Antenna 成品
4.2 Differential Matching
本章節將介紹 Dual Band Differential Antenna 設計方法與步驟，完整的製作過程 包括阻抗量測、LC Balun 匹配、使用 Ideal 元件模擬、使用實際元件模擬與成品量測；
由於Differential Antenna 為抑制雜訊而設計，所以結案規格與匹配方式都使用 Differential Antenna。
4.2.1 阻抗量測
匹配第一個步驟就是量測天線的阻抗，而 HOY 天線設計為 Differential Antenna，
但量測時也會量測到Common Mode 阻抗，故量測完畢後要用模擬軟體將 Differential
50Ω，如此一來 Common Mode 訊號會因為不匹配而無法進入 ATE Receiver 端。
量測 Differential Mode 阻抗的方法是用 VNA 中的 TRL MEASUREMENT，一般 VNA 最常見的 Calibration 方法為 SOLT，但因為需要量測 Differential Mode 訊號故採 用TRL MEASUREMENT； 下圖 4.2.1-1 為 TRL 量測 Differential Antenna 所製作的電 路板PCB 設計圖，圖中虛線的部分為 Differential Antenna 實際的阻抗，也就是待測 物，利用TRL 量測法，藉由網路分析儀的計算功能進行 De-embedded 的計算，而將 網路分析儀量測的參考平面移到待測物的端點上 [5]，進而測得 Differential Antenna 正確的阻抗。
圖4.2.1-1 TRL 量測待測物
下圖 4.2.1-3&4.2.1-4 為 TRL 量測結果，此結果為模擬軟體以 S2P 檔將資料讀出，
模擬方法如圖4.2.1-2，但這還不是 Differential Mode 阻抗，不過可以觀察量測結果的 對稱性；而資料顯示量測到的結果很對稱，此時將Differential Mode 阻抗與 Common Mode 阻抗分析出，模擬方法如圖 4.2.1-5；
S_Param SP1 Stop=3 GHz Start=800 MHz
S-PARAMETERS
Term Term3 Z=50 Ohm Num=3
Term Term4 Z=50 Ohm Num=4 S2P
SNP1
File="C:\Users\wei\Desktop\TRL_Measure.txt"
2 1
Ref
圖4.2.1-2 模擬軟體讀取 S2P 檔
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8
0.8 3.0
-6 -4 -2
-8 0
freq, GHz
dB(S(4,4))
m5 m10
m5freq=
dB(S(4,4))=-0.998915.5MHz m10 freq=
dB(S(4,4))=-1.6952.450GHz
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8
0.8 3.0
-8 -6 -4 -2
-10 0
freq, GHz
dB(S(3,3))
m11 m7
m11freq=
dB(S(3,3))=-0.895915.5MHz m7 freq=
dB(S(3,3))=-1.8292.450GHz
圖4.2.1-3 TRL 量測結果 dB vs f
圖4.2.1-4 TRL 量測結果 Smith
圖 4.2.1-2 是將 S2P 檔讀出，而圖 4.2.1-5 用模擬軟體中一個 4port-Balun 將 Differential Mode 阻抗與 Common Mode 阻抗分析出，此 4port-Balun 為模擬軟體的數 學計算元件，可算出Differential Mode 阻抗與 Common Mode 阻抗：將天線兩端量測
freq (800.0MHz to 3.000GHz)
S(3,3)
m1 m2
m1freq=
S(3,3)=0.902 / -54.828 impedance = 12.018 - j95.209
915.5MHz m2freq=
S(3,3)=0.810 / -137.681 impedance = 6.021 - j19.109
2.450GHz
freq (800.0MHz to 3.000GHz)
S(4,4)
m4 m3
m3freq=
S(4,4)=0.891 / -50.546 impedance = 15.518 - j104.019
915.5MHz m4freq=
S(4,4)=0.823 / -134.519 impedance = 5.708 - j20.724
2.450GHz
100ΩTerm 與 25ΩTerm，而 100ΩTerm 所讀到的訊號就是我們需要的 Differential Mode 阻抗，將針對此阻抗做匹配。
S_Param SP1
Step=
Stop=3 GHz Start=800 MHz
S-PARAMETERS
S2P SNP4
File="C:\ads_desing\HOY_differential_ant_prj\data\5_20\ant_avg.S
2 1
Re f
Term Term2 Z=25 Ohm Num=2 Term
Term1 Z=100 Ohm
Num=1 Balun4Port
CMP1
圖4.2.1-5 4port-Balun 分析阻抗模擬圖
4port-Balun 的 d 端(Differential 端)要設定 100Ω，是因為 Ideal Differential Mode 阻抗公式Rdiff = (VI+-VI-)/I = 2*VI/I = 2*50Ω = 100Ω ；而 Ideal Common Mode 阻抗能 量會互相抵消，故4port-Balun 的 c 端(Common 端)的設定並不影響模擬結果。
圖4.2.1-6 Ideal Differential Mode 示意圖
下圖 4.2.1-6 模擬結果中 S11 為 Differential Mode 阻抗、S22 為 Common Mode 阻 抗，而S11 就是我們需要的 Differential Mode 阻抗，需要阻抗匹配的頻段為 915MHz 與2.45GHz，因為 ATE 的 T、Rx 分頻為 915MHz 與 2.45GHz，而 Common Mode 阻
將用LC Balun 將兩頻段同時匹配到 50Ω。
圖4.2.1-7 4port-Balun 分析阻抗模擬結果
4.2.2 LC Balun
Balun 是 Balanced 與 Unbalanced 兩個字彙所構成，原因是 Balun 的功用是將 Balanced 電路架構轉為 Unbalanced 電路架構，也就是將 Differential Mode 訊號轉為 Single Mode 訊號，另外也有將 Balun 做為 Balanced 轉為 Balanced 的設計，主要是做 阻抗的轉換或抑制雜訊的功能。
下圖4.2.2-1 為一個 LC Balun 設計的例子，在頻段為 1GHz 時將 Differential Mode 阻抗100Ω 轉為 Single Ended 阻抗 50Ω；
以下為公式： ， 、 ， ；
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8
0.8 3.0
-8 -6 -4 -2
-10 0
freq, GHz
dB(S(1,1))
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8
0.8 3.0
-15 -10 -5
-20 0
freq, GHz
dB(S(2,2))
m6
m6freq=
dB(S(2,2))=-17.577 Min
1.317GHz
freq (800.0MHz to 3.000GHz)
S(1,1)
m1 m2
m1 freq=
S(1,1)=0.987 / -30.040 impedance = 9.489 - j372.458
915.5MHz
m2freq=
S(1,1)=0.879 / -155.722 impedance = 6.757 - j21.415
2.450GHz
freq (800.0MHz to 3.000GHz)
S(2,2)
m3 m4
m5 m3freq=
S(2,2)=0.960 / -76.048 impedance = 1.351 - j31.936
915.5MHz m4
freq=
S(2,2)=0.857 / -115.939 impedance = 2.671 - j15.512
2.450GHz m5 freq=
S(2,2)=0.132 / 83.278 impedance = 24.899 + j6.653
1.317GHz
L L2 L=L
L L1 L=L C
C2 C=C
C C1 C=C
Term Term2 Z=ZL Num=2 Term
Term1 Z=Zd Num=1
S_Param SP1 Step=
Stop=1.2 GHz Start=0.8 GHz
S-PARAMETERS
Balun4Port CMP1
圖4.2.2-1 LC Balun 匹配架構示意圖
在1GHz 時我們可以算出 = 70.7107 ，
L = 11nH ， C =2.25pF ；
再將L、C 帶回 4.2.2-1 模擬圖中，如下圖 4.2.2-2，並觀察 S11 與 S22 是否匹配(小於
-10dB)，且能量完全傳遞(S21 0dB)，如果以上兩個條件皆成立，則代表此模擬在頻
段為1GHz 時成功將 Differential Mode 阻抗 100Ω 轉為 Single Ended 阻抗 50Ω；
Term Term1 Z=100 Ohm Num=1
L L1 L=11 nH C
C2 C=2.25 pF
C C1 C=2.25 pF L
L2 L=11 nH
Term Term2 Z=50 Ohm Num=2 S_Param
SP1 Step=
Stop=1.2 GHz Start=0.8 GHz
S-PARAMETERS
Balun4Port CMP1
由圖4.2.2-2 LC Balun 匹配模擬中可看出，LC Balun 匹配為對稱性架構，故只要 算出一組L、C 則可利用 LC Balun 架構的對稱性直接做模擬；圖 4.2.2-3~5 為 LC Balun 匹配結果，圖4.2.2-3 顯示 Differential 端反射係數遠小於-10dB，圖 4.2.2-4 也顯示 Single Ended 端反射係數遠小於-10dB，而圖 4.2.2-5 顯示 S21=-0.001，也就是增益接近 0dB，
能量可由Differential 端順利傳送到 Single Ended 端，匹配成功。
0.85 0.90 0.95 1.00 1.05 1.10 1.15
0.80 1.20
-35 -30 -25
-40 -20
freq, GHz
dB(S(1,1))
m1 m1freq=
dB(S(1,1))=-38.988 Min
1.012GHz
圖4.2.2-3 S11(Differential 端)
0.85 0.90 0.95 1.00 1.05 1.10 1.15
0.80 1.20
-35 -30 -25
-40 -20
freq, GHz
dB(S(2,2))
m2 m2freq=
dB(S(2,2))=-38.988 Min
1.012GHz
圖 4.2.2-4 S22(Single Ended 端)
0.85 0.90 0.95 1.00 1.05 1.10 1.15
0.80 1.20
-0.02 -0.01
-0.03 0.00
freq, GHz
dB(S(2,1))
m3
m3freq=
dB(S(2,1))=-0.001 Peak
1.012GHz
圖 4.2.2-5 S21(增益)
4.2.3 理想元件匹配
上節 4.2.2 所介紹的 LC Balun 匹配為一個較簡單的例子，而后羿的天線為差動雙
頻天線，且阻抗為複數形式，所以在設計時除了利用LC Balun 匹配架構外，還需一
些小技巧更改它的架構，才能設計出后羿所需要的匹配電路，而在做匹配時一定要先
從理想元件開始模擬才能掌握實際電路的狀況，所以本4.2.3 節將由理想元件出發，
而后羿做出雙頻天線的方法有幾個步驟，分別做915MHz 與 2.45GHz 理想元件 LC Balun 匹配，兩頻段的架構要相同，因為將用諧振元件的方式，讓諧振元件在 915MHz 為該頻段所需的阻抗，頻率增加到2.45GHz 時，諧振元件會變成 2.45GHz 所需的阻 抗。
下圖 4.2.3-1 與圖 4.2.3-2 為 915MHz 與 2.45GHz 理想元件 LC Balun 匹配，兩個 電路架構一定要相同，從Differential 端出發都是先串聯再並聯再串聯，因為同架構
才可使用諧振元件設計出不同頻段阻值，而此架構可以看出與4.2.2 所提到的範例不
一樣，多了兩個元件，主要原因是如果只用4 個元件匹配無法達成 915MHz 與 2.45GHz 同架構匹配電路，所以兩個頻段在Differential 端出發時都先加上一個 6.8nH 電感，
改變天線端阻抗，使兩頻段的匹配架構相同。
VAR VAR2 B=93.8 {t}
A=6.8 {t}
EqnVar
VAR VAR1 L=34.6 {t}
EqnVar
L L9 L=B nH
L L3 L=B nH
L L12 L=L nH L
L4 L=L nH
L L10 L=A nH L L11 L=A nH
Term Term3 Z=50 Ohm Num=3 Term
Term2
Z=1.361-j*31.934 Ohm Num=2
Term Term1
Z=9.489-j*372.458 Ohm
Num=1 Balun4Port
CMP2 S_Param
SP1
Step=
Stop=3 GHz Start=0.8 GHz
S-PARAMETERS
VAR VAR3
D=131 {t}
A=6.8 {t}
C=587 {t}
EqnVar
Term Term3 Z=50 Ohm Num=3 Term
Term2
Z=2.671-j*15.51 Ohm Num=2
Term Term1
Z=6.757-j*21.415 Ohm Num=1
L L13 L=A nH
L L14 L=A nH Balun4Port CMP3
C C3 C=D fF C
C1 C=C fF
C C4 C=C fF C
C2 C=D fF S_Param
SP1
Step=
Stop=3 GHz Start=800 MHz
S-PARAMETERS
圖4.2.3-2 2.45GHz 理想元件匹配
LC Balun 匹配方法除了用公式計算，在設計上可把 Differential 拆為一半，先做半電 路的匹配，再利用LC Balun 架構對稱性找到另外一半的匹配電路。
圖4.2.3-3 915MHz&2.45GHz 理想元件匹配結果
由圖4.2.3-3 可以觀察到 915MHz 的匹配電路與 2.45GHz 的匹配電路都成功匹配
到50Ω，但兩個頻段的電路不相同；故我們利用架構如圖 4.2.3-4 諧振元件的架構，
尋找可以達到兩個頻段匹配的電路。
L L22 L=58.1 nH C
C12 C=200 fF
C C11 C=200 fF L L21 L=58.1 nH
Term Term4 Z=50 Ohm Num=4 L
L17 L=17.7 nH
C C7 C=835.7 fF Term
Term6
Z=9.489-j*372.458 Ohm Num=6
L L11 L=6.8 nH
L L18 L=17.7 nH C
C8 C=835.7 fF
L L10 L=6.8 nH Term
Term5
Z=1.361-j*31.934 Ohm Num=5
Balun4Port CMP2
圖4.2.3-4 諧振元件雙頻匹配
諧振元件可分為串聯諧振與並聯諧振，而將被諧振取代的電路又分串聯元件與並 聯元件；1.串聯元件：
(1)串聯諧振取代
C Co C=C pF L
Lo L=L nH
圖4.2.3-5 串連諧振元件
<1>串電容 <2>串電感
<式 1> <式 2>
(2) 並聯諧振取代
C Co C=C pF L Lo L=L nH
圖4.2.3-6 並聯諧振元件
<1>串電容 <2>串電感
<式 3> <式 4>
2.並聯元件：
(1)串聯諧振取代
C Co C=C pF L
Lo L=L nH
<1>並電容 <2>並電感
<式 5> <式 6>
(2) 並聯諧振取代
C Co C=C pF L Lo L=L nH
<1>並電容 <2>並電感
<式 7> <式 8>
以下簡介諧振元件範例，下圖4.2.3-5 為 34.6nH@915MHz、587fF@2.45GHz，
經過計算後用用如圖4.2.3-6 的諧振元件取代，取代後只要一種電路及可達成
915MHz 與 2.45GHz 所需的阻值。
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8
0.8 3.0
200 300 400 500 600
100 700
freq, GHz
imag(Z(2,2))
m2 m2freq=
imag(Z(2,2))=198.839914.6MHz
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8
0.8 3.0
-300 -250 -200 -150 -100
-350 -50
freq, GHz
imag(Z(3,3))
m4 m4freq=
imag(Z(3,3))=-110.7162.449GHz
圖4.2.3-5 @915MHz&2.45GHz 不同阻抗
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8
0.8 3.0
-2.0E4 0.0 2.0E4 4.0E4
-4.0E4 6.0E4
freq, GHz
imag(Z(1,1))
m1 m3
m1freq=
imag(Z(1,1))=-108.8492.449GHz m3freq=
imag(Z(1,1))=198.866914.6MHz
圖4.2.3-6 諧振元件
而除了諧振元件的設計，還需考慮實際元件的寄生效應，圖4.2.3-7 為一個理想
的電感不受寄生電阻與電容的影響，而圖4.2.3-8 為實際電感，隨著頻率上升會受到
諧振的影響，當超過1.1GHz 時會諧振成電容。
0.5 1.0 1.5 2.0 2.5
0.0 3.0
200 400 600 800 1000
0 1200
freq, GHz
imag(Z(1,1))
m1
m3 m1freq=
imag(Z(1,1))=893.3132.447GHz m3freq=
imag(Z(1,1))=333.849914.5MHz
圖 4.2.3-7 理想電感模擬圖
0.5 1.0 1.5 2.0 2.5
0.0 3.0
-1.0E4 -5.0E3 0.0 5.0E3 1.0E4
-1.5E4 1.5E4
freq, GHz
imag(Z(1,1))
m3 m1
m1freq=
imag(Z(1,1))=-222.6642.447GHz m3
freq=
imag(Z(1,1))=939.023914.5MHz
圖 4.2.3-8 實際電感模擬圖
下圖4.2.3-9 為圖 4.2.3-4 模擬結果，最終成功找到諧振原件將雙頻匹配到 50Ω。
圖4.2.3-9 諧振元件雙頻匹配
4.2.4 Murata 元件匹配
下圖4.2.4-1 為考慮元件的寄生效應與實際電路 LAYOUT 所做的模擬，為了掌握 實測的效應；
S_Param SP1 Step=
Stop=3 GHz Start=800 MHz
S-PARAMETERS MSUB
MSub1
Rough=0 mil TanD=0.015 T=1.4 mil Hu=3.9e+034 mil Cond=5.8E7 Mur=1 Er=4.2 H=16.0 mil
MSub
MSTEP Step36 W2=32.0 mil W1=40 mil Subst="MSub1"
VIAGND V15
W=32.0 mil Rho=1.0 T=0.15 mil D=16.0 mil Subst="MSub1"
MLIN TL316 L=10.0 mil W=32.0 mil Subst="MSub1"
MCORN Corn26 W=20.0 mil Subst="MSub1"
Term Term1 Z=50 Ohm Num=1
MTEE Tee50
W3=40 mil W2=20 mil W1=20 mil Subst="MSub1"
MLOC TL331 L=0.0 mil W=20 mil Subst="MSub1"
MLIN TL333 L=5 mil W=20 mil Subst="MSub1"
MTEE Tee51
W3=32.0 mil W2=20 mil W1=20 mil Subst="MSub1"
MLIN TL332 L=15 mil W=20 mil Subst="MSub1"
VARVAR10
RB1=2.759 {t}
LB1=14.13 {t}
CB1=0.2 {t}
EqnVar
VAR VAR14 R14=0.362 {t}
L14=0.47 {t}
C14=0.5 {t}
EqnVar L
L143 L=L14 nH
C C46C=C14 pF
R R23 R=R14 Ohm RR6
R=RB1 Ohm L L125 L=LB1 nH C C25C=CB1 pF MLIN TL326 L=12.0 mil W=40 mil Subst="MSub1"
MGAP Gap45 S=16.0 mil W=40 mil Subst="MSub1"
MLIN TL327 L=12.0 mil W=40 mil Subst="MSub1"
VIAGND V17
W=20 mil Rho=1.0 T=0.15 mil D=16.0 mil Subst="MSub1"
MLIN TL321 L=10.0 mil W=20 mil Subst="MSub1"
MSTEP Step34 W2=40.0 mil W1=20 mil Subst="MSub1"
MLIN TL307 L=20.0 mil W=20 mil Subst="MSub1"
VAR VAR12 RC1=4.78 {t}
LC1=54.66 {t}
CC1=0.04 {t}
Eqn Var C C19 C=CC1 pF R
R2 R=RC1 Ohm
L L115 L=LC1 nH MLIN
TL323 L=12.0 mil W=20 mil Subst="MSub1"
MGAP Gap43 S=16.0 mil W=20 mil Subst="MSub1"
MLIN TL322 W=20 mil Subst="MSub1"
MTEE Tee46
W3=20 mil W2=20 mil W1=20 mil Subst="MSub1"
VAR VAR11 RC=4.78 {t}
LC=54.66 {t}
CC=0.04 {t}
EqnVar C C44 C=CC pF
MGAP Gap41 S=16.0 mil W=20 mil Subst="MSub1"
MLIN TL315 L=12.0 mil W=20 mil Subst="MSub1"
MLIN TL317 L=12.0 mil W=20 mil Subst="MSub1"
L L141 L=LC nH R R21 R=RC Ohm VAR
VAR9 RB=4.067 {t}
LB=20.24 {t}
CB=0.21 {t}
Eqn Var
VAR VAR13 R13=0.496 {t}
L13=0.56 {t}
C13=0.75 {t}
EqnVar
C C24 C=CB pF R
R5 R=RB Ohm
L L124 L=LB nH
MLIN TL311 L=12.0 mil W=40 mil Subst="MSub1"
MLIN TL310 L=12.0 mil W=40 mil Subst="MSub1"
MGAP Gap39 S=16.0 mil W=40 mil Subst="MSub1"
R R22 R=R13 Ohm C C45 C=C13 pF L L142 L=L13 nH
MTEE Tee47
W3=40 mil W2=20.0 mil W1=20.0 mil Subst="MSub1"
VAR VAR4 RA1=1.697 {t}
LA1=6.19 {t}
CA1=0.21 {t}
EqnVar VAR VAR3 RA=1.385 {t}
LA=5.28 {t}
CA=0.15 {t}
EqnVar CC32 C=CA pF R R11 R=RA Ohm
L L15 L=LA nH
S2P SNP4
File="C:\ads_desing\HOY_differential_ant_prj\data\5_20\ant_avg.S1"
2 1
R e f
RR12 R=RA1 Ohm
L L132 L=LA1 nH C C33C=CA1 pF MSTEP
Step31 W2=20 mil W1=30.0 mil Subst="MSub1"
MSTEP Step32 W2=20 mil W1=30.0 mil Subst="MSub1"
MLIN TL304 L=12.0 mil W=20 mil Subst="MSub1"
MGAP Gap37 S=16.0 mil W=20 mil Subst="MSub1"
MLIN TL305 L=12.0 mil W=20 mil Subst="MSub1"
MLIN TL302 L=12.0 mil W=20 mil Subst="MSub1"
MGAP Gap36 S=16.0 mil W=20 mil Subst="MSub1"
MLIN TL303 L=12.0 mil W=20 mil Subst="MSub1"
0.8 1.0
-30 -20 -10
-40 0
freq, GHz
dB(S(6,6))
m2 m7m8
m2 freq=
dB(S(6,6))=-28.422915.5MHz m7
freq=
dB(S(6,6))=-10.881908.6MHz m8freq=
dB(S(6,6))=-10.461921.0MHz
2.4
2.2 2.6
-30 -20 -10
-40 0
freq, GHz
dB(S(1,1)) m1
m5 m6
m1freq=
dB(S(1,1))=-19.0112.450GHz m5
freq=
dB(S(1,1))=-9.9902.425GHz m6 freq=
dB(S(1,1))=-10.0912.461GHz
freq (800.0MHz to 3.000GHz)
S(6,6) m4
m4 freq=
S(6,6)=0.038 / 82.444 impedance = 50.358 + j3.79
915.5MHz
freq (800.0MHz to 3.000GHz)
S(1,1)
m3 m3freq=
S(1,1)=0.112 / 86.132 impedance = 6.689 + j22.93
2.450GHz
Tx 12MHz Rx 36MHz
下圖4.2.4-2 為雙頻匹配模擬結果，最終模擬成功將兩個頻段的 Return loss 匹配 到-10dB 以下。
圖4.2.4-2 雙頻匹配電路寄生效應模擬結果
4.2.5 天線匹配實測
首先要量測經過設計與模擬後所製造出的量產版本，量產天線板如圖4.2.5-1，量
測結果如圖4.2.5-2、圖 4.2.5-3，成功將 Tx 與 Rx 頻段匹配到-10dB 以下。
圖4.2.5-1 量產天線板
m15freq=
dB(S(7,7))=-32.321 Valley
889.4MHz m16freq=
dB(S(7,7))=-9.826885.3MHz m17 freq=
dB(S(7,7))=-9.805893.5MHz m19 freq=
dB(S(7,7))=-10.4102.401GHz m20 freq=
dB(S(7,7))=-10.2132.436GHz
m18freq=
dB(S(7,7))=-27.096 Valley
2.417GHz
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4
0.8 2.5
-30 -20 -10
-40 0
freq, GHz
dB(S(7,7))
m15
m16m17 m19m20
m18
m15freq=
dB(S(7,7))=-32.321 Valley
889.4MHz m16freq=
dB(S(7,7))=-9.826885.3MHz m17 freq=
dB(S(7,7))=-9.805893.5MHz m19 freq=
dB(S(7,7))=-10.4102.401GHz m20 freq=
dB(S(7,7))=-10.2132.436GHz
m18freq=
dB(S(7,7))=-27.096 Valley
2.417GHz
8M 35M
freq (800.0MHz to 3.000GHz)
S(7,7) m21m22
m21freq=
S(7,7)=0.024 / -144.247 impedance = 48.054 - j1.360
889.4MHz
m22freq=
S(7,7)=0.044 / 125.076 impedance = 47.403 + j3.434
2.417GHz
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8
0.8 3.0
-30 -20 -10
-40 0
freq, GHz
dB(S(2,2))
m9 m10
m13m14 m15m16
m9freq=
dB(S(2,2))=-35.095 Min
905.9MHz m10
freq=
dB(S(2,2))=-32.5602.443GHz m13freq=
dB(S(2,2))=-10.014863.3MHz m14 freq=
dB(S(2,2))=-10.310940.3MHz m15 freq=
dB(S(2,2))=-10.1082.383GHz m16 freq=
dB(S(2,2))=-10.0012.497GHz
圖4.2.5-2 雙頻匹配量測結果
freq (800.0MHz to 3.000GHz)
S(2,2)
m3m4
m3freq=
S(2,2)=0.088 / 91.724 impedance = 48.978 + j8.663
915.5MHz
m4freq=
S(2,2)=0.053 / 29.888 impedance = 54.714 + j2.885
2.450GHz
圖4.2.5-3 雙頻匹配量測結果 in Smith
4.3 Diplexer
下表4.3-1 為 Diplexer 的規格，主要確認天線的兩個 SMA 接頭與 ATE 連接時不 會有能量損耗，所以Return loss 要< -10 dB；而發射端不能干擾接收端，且接收端也 不能干擾發射端，所以隔絕度Isolation 要< -35dB。
Frequency 902～928MHz & 2.4～2.5GHz
Isolation < -35dB 表4.3-1Diplexer 規格
下圖4.3-1 為 Diplexer 方塊圖，主要從兩個 SMA 接頭、Filter 和 50Ω Feed Line 組成，為一個分頻的設計。
圖4.3-1 Diplexer 方塊圖
下圖4.3-2 為量產天線板，而本論文針對量產天線板量測 Diplexer 特性，下圖 4.3-3 為量測結果，都符合本論文定的規格。
4.3-2 量產天線板
圖4.3-2 Diplexer 量測結果
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8
0.8 3.0
-20 -15 -10 -5
-25 0
freq, GHz
dB(S(2,2)) m9
m10 m9freq=
dB(S(2,2))=-12.324915.5MHz
m10freq=
dB(S(2,2))=-1.1172.450GHz
freq (800.0MHz to 3.000GHz)
S(2,2)
m3
m3 m4 freq=
S(2,2)=0.242 / 102.917 impedance = 40.345 + j20.215
915.5MHz
m4freq=
S(2,2)=0.879 / -15.087 impedance = 150.820 - j304.447
2.450GHz
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8
0.8 3.0
-15 -10 -5
-20 0
freq, GHz
dB(S(2,2))
m9
m10 m9freq=
dB(S(2,2))=-0.657915.5MHz m10 freq=
dB(S(2,2))=-14.8082.450GHz
freq (800.0MHz to 3.000GHz)
S(2,2) m3
m4
m3freq=
S(2,2)=0.927 / -1.923
impedance = 1.106E3 - j490.080 915.5MHz
m4freq=
S(2,2)=0.182 / 54.618 impedance = 58.780 + j18.022
2.450GHz
第五章 ATE 模組整合測試
這次設計把需要使用的 I/O 介面拉到兩測，方便與 FPGA 作聯接完全由 baseband 傳送訊號，MAC 層判斷系統回傳訊號值正確與否。正確後建立 LINK 成功後，系統 啟動。
圖5-1ATE 收發機使用說明
