[PDF] Top 20 多媒體無線接收機系統單晶片設計技術之研究(3/3)-總計畫
Has 10000 "多媒體無線接收機系統單晶片設計技術之研究(3/3)-總計畫" found on our website. Below are the top 20 most common "多媒體無線接收機系統單晶片設計技術之研究(3/3)-總計畫".
多媒體無線接收機系統單晶片設計技術之研究(3/3)-總計畫
... 子計畫五:資料壓縮/安全智產原件設計 設計了兩個 IP 並將之實作，分別是以 LZ 資料壓縮理論為基礎所製作而成並符合 low power、節省 area cost，以及速度也 可以接受的架構和一個新的 64 位元區塊加 密器(Blowfish)之架構;而我們所設計之 LZ ... See full document
4
總計畫：多媒體無線接收機系統單晶片設計技術之研究 子計畫二:數位式多媒體無線接收機之中頻與基頻類比前級 超大型積體電路架構設計與晶片製作(III)
... 17.6MHz。本報告為子計劃的第三年報告,本年度主要 計畫要項,為混波器,低通濾波器,震盪器之佈局設計, 以及 post-layout 模擬,並完成整個中頻類比前級的晶 片製作,以及測試驗證。最後,將中頻部分與前級射頻 部分加以整合,以模擬此類比前級系統是否可行。電 路採用 TSMC ... See full document
4
單晶片寬頻無線通訊系統設計技術之研究---總計畫
... 希望能靠此計畫所建立的技術應用於通訊 系統設計中，並進而實現整個寬頻無線通 訊單晶片系統。此總計畫已完成預估之進 度，其中部份研究成果已發表在國際會議 ... See full document
4
多媒體無線接收機系統單晶片設計技術之研究(1/3)-總計畫
... 對未來 3C 之整合及系統晶片（SOC）設計技術 之需求，結合類比、數位電路技巧，及無線通信 傳輸規範配合國科會學門「SOC」規劃，提出一 系列關鍵零組件之電路設計及架構分析。並透過 ... See full document
5
多媒體無線接收機系統單晶片設計技術之研究(2/3)-總計畫
... 本年度主要計畫，為限制放大器、接收訊號強度 指示器之佈局設計，以及 post-layout 模擬;與降頻 工作部分:包括混波器，低通濾波器，震盪器的線 路設計及模擬。混波器及濾波器，能有效達成 280MHz 的中頻信號，降頻為基頻信號，其震盪 訊號，由一環狀震盪器產生。 另外，低通濾波 ... See full document
4
多媒體無線接收機系統單晶片設計技術之研究(1/3) 子計畫三:數位基頻帶處理器之研製
... 解壓縮及信號處理的核心運算單元， 皆以特定用途積體電路(ASIC)或特定 用途信號處理器(ASSP)實現。但隨著 積體電路製程的進步，邏輯閘的速度 增加，使可程式信號處理器也可以滿 足原來要特定用途信號處理器才能實 現的功能。而且可程式信號處理器允 許下載新軟體就可升級的優勢，和可 縮短產品研發時間的特點，使得越來 ... See full document
4
多媒體無線接收機系統單晶片設計技術之研究(1/3)-子計畫四 適用於無線傳輸環境之泛用視訊解碼處理器設計
... 簡 單 的 運 算 模 型 取 得 MPEG-4 視訊解碼的運算行為，並由演算法 的研究得知其處理型態。藉由這些分析結 果，我們開始設計最佳化的目標架構(target architecture)，包括了一個位元處理協同處理 器、資料路徑平行 DSP 以及重要的指令 集。在這樣的安排下，各個演算法可以得到 其最佳的運算架構，如此一來系統的效能就 ... See full document
4
多媒體系統晶片設計技術之研究---總計畫(III)
... 和整體演算法的關係作分析，然後再設計可以使 系統達到最佳化的功能方塊，因此解碼的動作是 以 MB-by-MB 或 block-by-block 的方式來完成，不 僅需要較大量的內部記憶體來儲存暫時性的資 料，系統的效能也會因為要存取這些記憶體而無 ... See full document
5
兆級晶片系統前瞻技術研究－總計畫(2/3)
... 6.1 計畫摘要 本子計劃今年持續去年的進度，繼 續在正規驗證引擎以及 RTL 設計除錯之 輔助工具上進行研究，主要完成的項目 有二：(一) 針對複雜的電路結構所設計 強健的限制條件滿足產生器，以及 (二) 高階設計內涵自動萃取演算法以提高設 ... See full document
12
單晶片無線多媒體資訊家電之設計與製作(III)---總計畫:單晶片無線多媒體資訊家電之設計與製作
... RISC 晶片為主，但是需要適當的作業系統及應用程式配合。同時目前 SoC 尚 未加無線網際網路接取(Wireless Access)功能。本研究群參與教授長期合 作從事無線網路關鍵模組技術，嵌入式作業系統及 MPEG-4 ... See full document
21
單晶片無線多媒體資訊家電之設計與製作---總計畫(II)
... 國立交通大學電信工程學系 計畫參與人員：楊晏昇 計畫專任助理 一、中文摘要 隨著後 PC 時代的來臨，3C 的整合是 未來發展的潮流。在本整合計畫中，我們 將發展具備高速無線通訊存取能力的多媒 ... See full document
5
總計畫：38-GHz 無線收發系統關鍵元組件技術(3/3) 子計畫七：射頻頻率合成器與放大器晶片設計(3/3)
... 個 無 線 通 訊 產 業 蓬 勃 發 展 。 諸 如 下 一 代 的 數 位 網 路 ： GSM、 CT2、 DECT 等 伴 隨 呼 叫 器 與 無 線 區 域 網 路 的 個 人 通 訊 系 統 ， 亦 同 時 存 在 同 一 頻 段 。 數 據 通 訊 在 無 線 上 的 應 用 亦 為 世 界 各 國 所 積 極 發 ... See full document
5
百萬閘單晶片系統之設計方法論─總計畫 百萬閘單晶片系統之設計方法論
... 子計畫二 之 單晶片系統之時脈樹合 成方法論 ， 子計畫四 之 單晶片系統之正規驗 證方法論與工具設計 ， 子計畫五 ... See full document
6
無線生醫感測網路晶片系統－總計畫：無線生醫感測網路晶片系統(2/3)
... 概觀此計畫第二年研究之期中綜合成果，其符合今年預計規劃進度，其中成果包含子計 畫一以台積電標準CMOS 0.35-um製程實現一個整合晶片包含8位元RISC結構微控制器及10 位元漸近逼近式類比數位轉換器；子計畫二包含局部圖案接地遮蔽 (Partial PGS) ... See full document
14
單晶片系統驗證之核心技術開發-總計畫(I)
... 本計畫針對單晶片系統之各設計層次所面對的驗證問題，以分項方式個別研發先進驗證技 術，總計畫則以協調各子計畫的相關成果，整合為一由上而下之完整驗證解決方案。所涵 ... See full document
22
單晶片寬頻無線通訊系統設計技術之研究---子計畫V：無線多媒體傳輸與基頻電路設計之研究
... Detail 之控制，此外我們也提出一可整合於繪圖處理器 之 Visibility engine，此單元可以藉由快速的消除隱藏 面來降低後級所需的頻寬和運算量，進而使得 3D 繪圖 可應用於可攜式產品上。此外在基頻處理器方面，為 因應未來 SOC（System on Chip）的設計趨勢，我們提 ... See full document
5
多媒体系統晶片設計技術之研究---子計畫三：單晶片多媒體系統整合技術之研究(III)
... 本計畫主要是針對在於單晶片設計中多媒體系 統整合技術之研究，在此我們的多媒體系統為一三度 ... See full document
7
單晶片無線多媒體資訊家電之設計與製作(III)---子計畫IV:MPEG-4單晶片無線多媒體通訊系統
... 中文摘要 本計畫從事基於 MPEG-4 視訊壓縮標準之壓縮與解壓縮器在抗噪性與錯誤回復力方面和 即時性之研究。在壓縮器方面，我們提出一個 R-D(Rate-Distortion)最佳化的視訊內容自動 Intra 更新的方法。藉由傳輸頻道的錯誤對於視訊位元資料的影響之統計特性，我們可以使 ... See full document
28
單晶片無線多媒體資訊家電之設計與製作---子計畫IV：MPEG-4單晶片無線多媒體通訊系統(II)
... 除此，為了改善影像品質，我們也對回復 的影像給予簡單的錯誤補償。同時，為了 完成在 ARM 平台上即時性的壓縮與解壓 縮器, 我們也採用一些快速的演算法與高 效率的記憶體存取方法來改善壓縮與解壓 縮器執行效能。結合以上技術以及效能最 佳 化 之 壓 縮 與 解 壓 縮 器 ， 將 促 使 這 MPEG-4 壓縮與解壓縮器可被應用於單晶 ... See full document
5
多媒體系統晶片設計技術研究---子計畫五：系統晶片上系統驗證之研究
... 的 設 計 智 慧 財 產 (IP: Intellectual Property)，利用這些設計智慧財產作為 ASIC 核心元件，除引用既有經驗與節省人力，並可 以大幅度縮減 ASIC 開發時程。因為經由取得 已經驗證的設計智慧財產授權，設計工程師可 以將目標集中在必須重新設計的部分，而不是 ... See full document
5
相關主題