以溶凝膠法製備矽酸鉿高介電材料
131
0
0
全文
(2) 誌謝. 經過碩士兩年的生涯，在此時論文得以順利完成，首先由衷的感謝 指導教授呂老師的教導，讓學生在時間的觀念以及對實驗的設計上獲益 良多，且老師在生活上亦師亦友的關心，讓學生有更多的信心；此外感 謝口試委員的提攜與對論文完整性上的指導。 在這兩年中，感謝乙、丙組的柏樹、杰銘、泓霖和冠宏，實驗室的 學弟妹：彥之、蛋包飯、大寶、蚊子、小跩和世唐，在實驗的測試與量 測以及生活上的互助，讓我開心的度過這兩年的時光；感謝高苑科大的 王秉勳學弟在電性儀器上的幫助，讓我隨時可以量測電性；感謝成大的 國瑋、淑君以及其實驗室的學生在儀器與研究上的幫助和幫忙預約成大 的各式儀器，對於我所提出的疑問皆會幫忙尋找合適的答案，並且當我 在成大實驗時的生活，都給予莫大的幫助。 最後感謝我的父母、弟弟、女友以及親友，在生活上的照顧與關懷， 讓我無慮的完成我的理想，在此將此成就獻給妳們。. I.
(3) 目錄 誌謝 ............................................................................................................... I 目錄 .............................................................................................................. II 表目錄 .........................................................................................................VI 圖目錄 ....................................................................................................... VII 中文摘要 .......................................................................................................1 英文摘要 .......................................................................................................2 第一章 緒論................................................................................................4 1.1 前言..................................................................................................4 1.2 介電材料的選擇 ..............................................................................6 1.3 論文研究動機 ..................................................................................7 1.4 論文研究架構 ...................................................................................8 第二章 文獻回顧........................................................................................ 11 2.1 溶凝膠法之簡介 ............................................................................. 11 2.1.1 溶凝膠法基礎理論................................................................ 11 2.1.2 溶凝膠法的優點.................................................................... 11 2.1.3 溶凝膠法的缺點....................................................................12 2.2 薄膜的製備 ....................................................................................12 2.2.1 配方溶液的研製與調配........................................................12 2.2.2 薄膜在基板上的被覆方式 ...................................................15 2.2.3 低溫焦化處理(Baking).........................................................17 2.2.4 高溫結晶與緻密化處理........................................................18. II.
(4) 2.3 文獻中相關研究 ............................................................................18 2.3.1 高介電薄膜的製備方式.......................................................18 2.3.2 比較 ZrO2 介電薄膜與 HfO2 介電薄膜 ................................19 2.3.3 溶凝膠法製備 HfSiOx 介電薄膜..........................................20 第三章 實驗 ...............................................................................................25 3.1 藥品................................................................................................25 3.1.1 藥品規格 ...............................................................................25 3.1.2 矽基板規格 ...........................................................................25 3.2 晶片的清洗以及注意事項.............................................................25 3.2.1 RCA 清洗步驟 .....................................................................25 3.2.2 注意事項 ..............................................................................26 3.3 HfO2 的製備與溶液條件 ................................................................27 3.4 矽酸鉿的製備 .................................................................................28 3.5 鍍膜流程........................................................................................28 3.5.1 旋鍍條件設定 ......................................................................28 3.5.2 烘烤溫度設定 ......................................................................29 3.6 試片的分割 ....................................................................................29 3.7 退火溫度設定 ................................................................................29 3.7.1 退火儀器 ..............................................................................29 3.7.2 溫度設定 ...............................................................................30 3.8 電極製備........................................................................................31 3.8.1 上電極的製備 ......................................................................31. III.
(5) 3.8.2 底電極的製備 ......................................................................31 3.8.3 電極鍍後退火 ......................................................................31 3.9 MIS 結構.........................................................................................32 3.10 製程選定.......................................................................................32 3.10.1 薄膜條件選定.....................................................................32 3.10.2 烘烤溫度選定.....................................................................32 3.11 實驗分析儀器 ...............................................................................33 3.11.1 物性分析 .............................................................................33 3.11.2 電性分析 ............................................................................34 第四章 結果與討論....................................................................................43 4.1 薄膜厚度分析 .................................................................................43 4.2 介面層厚度分析 ............................................................................44 4.3 結晶特性分析 ................................................................................45 4.4 XPS 薄膜特性分析 .........................................................................47 4.4.1 HfO2 薄膜特性分析...............................................................47 4.4.2 HfxSi1-xO2 薄膜特性分析.......................................................49 4.4.3 薄膜成份比例分析................................................................49 4.5 薄膜材料電性分析 .........................................................................50 4.5.1 電極後退火對電性的影響 ....................................................50 4.5.2 薄膜漏電流特性量測(I-V)....................................................51 4.5.3 電容-電壓特性曲線分析.......................................................52 第五章 結論 ...............................................................................................96. IV.
(6) 第六章 參考文獻........................................................................................98 附錄一 介面層厚度計算 ..........................................................................104 附錄二 電容-電壓特性曲線..................................................................... 112. V.
(7) 表目錄 表 1.1 積體電路晶片的積體化層級..............................................................9 表 2.1 常用溶劑的特性 ...............................................................................21 表 3.1 實驗中所使用藥品的相關資料.......................................................36 表 3.2 試片經爐管退火之表示代號...........................................................36 表 3.3 試片經快速退火之表示代號...........................................................37 表 3.4 試片代號 (以一層為例)..................................................................37 表 4.1 XPS 分析 Hf100 經爐管退火後之成份比例....................................54 表 4.2 XPS 分析不同比例矽酸鉿經爐管退火後之組成變化 ....................54 表 4.3 XPS 分析 Hf100 經 RTA 退火後之成份比例 ..................................55 表 4.4 XPS 分析 Hf75 經 RTA 退火後之成份比例 ....................................55 表 4.5 XPS 分析 Hf50 經 RTA 退火後之成份比例 ....................................56 表 4.6 XPS 分析 Hf25 經 RTA 退火後之成份比例 ....................................56. VI.
(8) 圖目錄 圖 1.1 摩爾定律..........................................................................................10 圖 2.1 Sol-gel 酸鹼值與 partical 的關係 .....................................................22 圖 2.2 pH 值與反應速率的關係 .................................................................22 圖 2.3 浸鍍示意圖......................................................................................23 圖 2.4 旋鍍示意圖......................................................................................24 圖 3.1 HfO2 溶液製備流程 ..........................................................................38 圖 3.2 矽酸鉿溶液製備流程 ......................................................................38 圖 3.3 烘烤(Baking)流程............................................................................39 圖 3.4 上電極形狀圖(Shadow mask pattern)..............................................39 圖 3.5 P 型(P-Type)的 MOS 結構 ...............................................................40 圖 3.6 MIS 結構圖.......................................................................................40 圖 3.7 薄膜厚度對最終轉速的關係圖.......................................................41 圖 3.8 旋鍍製程轉速設定 ..........................................................................41 圖 3.9 HfO2 分別在 150℃以及 50℃溫度下作烘烤的厚度比較 ..............42 圖 3.10 HfO2 在不同濃度(HfCl4: C2H5OH: D.I. Water =1:1500:15、 1:1000:15、1:500:15)以及烘烤溫度(150℃或 50℃)下的厚度變化 ..........42 圖 4.1 Hf100 的厚度隨爐管退火溫度的變化.............................................57 圖 4.2 Hf100 經爐管退火經後其厚度對於層數的關係圖 .........................57 圖 4.3 Hf100 的厚度隨 RTA 退火溫度的變化 ...........................................58 圖 4.4 Hf100 經 RTA 退火後其厚度對於層數的關係圖............................58 圖 4.5 Hf75 經爐管退火後其厚度對於層數的關係圖 ...............................59. VII.
(9) 圖 4.6 Hf50 經爐管退火後..........................................................................59 圖 4.7 Hf25 經爐管退火後..........................................................................60 圖 4.8 Hf75 經 RTA 退火後其厚度對於層數的關係圖..............................60 圖 4.9 Hf50 經 RTA 退火後 ........................................................................61 圖 4.10 Hf25 經 RTA 退火後其厚度對於層數的關係圖............................61 圖 4.11 薄膜經爐管退火後的介面層厚度(推測值)....................................62 圖 4.12 薄膜經 RTA 退火後的介面層厚度(推測值) .................................62 圖 4.13 不同厚度的 Hf100 經 1000℃爐管退火後的 X 光繞射圖.............63 圖 4.14 鍍覆五層之 Hf100 經不同溫度之爐管退火後的 X 光繞射圖......63 圖 4.15 不同厚度的 Hf100 經 1000℃RTA 退火後的 X 光繞射圖 ............64 圖 4.16 鍍覆五層之 Hf100 經不同溫度 RTA 退火後的 X 光繞射圖 .......64 圖 4.17 不同矽/鉿比例之矽酸鉿經 1000℃爐管退火後的 X 光繞射圖 ....65 圖 4.18 不同矽/鉿比例之矽酸鉿經 1000℃RTA 退火後的 X 光繞射圖....65 圖 4.19 薄膜經不同溫度之 RTA 退火後的 X 光繞射圖 (a) Hf75 (b) Hf50 (c) Hf25 ...........................................................................................................66 圖 4.20 Hf100 經不同溫度之爐管退火的 XPS 能譜圖 (a) Hf4f 能譜圖 (b)O1s 能譜圖(c)Si2p 能譜圖 .....................................................................67 圖 4.21 不同厚度之 Hf100 經 900℃爐管退火的 XPS 能譜圖 (a) Hf4f 能譜 圖(b)O1s 能譜圖(c)Si2p 能譜圖 .................................................................68 圖 4.22 Hf100 經不同溫度之 RTA 退火的 XPS 能譜圖(a) Hf4f 能譜圖(b)O1s 能譜圖(c)Si2p 能譜圖 .................................................................................69 圖 4.23 不同厚度之 Hf100 經 900℃RTA 退火的 XPS 能譜圖(a) Hf4f 能譜. VIII.
(10) 圖(b)O1s 能譜圖(c)Si2p 能譜圖 .................................................................70 圖 4.24 矽酸鉿(HfxSi1-xO2) 不同摻雜 Si 比例的 f9-3 爐管退火的 XPS 能譜 圖 (a) Hf4f 能譜圖(b)O1s 能譜圖(c)Si2p 能譜圖 ......................................71 圖 4.25 不同矽/鉿比例之矽酸鉿(HfxSi1-xO2) 經 900℃RTA 退火的 XPS 能譜圖(a) Hf4f 能譜圖(b)O1s 能譜圖(c)Si2p 能譜圖 ................................72 圖 4.26 不同厚度之 Hf100，經爐管退火後薄膜成份變化圖 (a) 經不同溫 度退火之三層厚薄膜 (b) 經 900℃爐管退火的不同厚度之薄膜 ............73 圖 4.27 不同矽/鉿比例之矽酸鉿薄膜經 900℃爐管退火的成份變化圖 ..74 圖 4.28 不同厚度之 Hf100，經 RTA 退火後薄膜成份變化圖(a) 經不同溫 度退火之三層厚薄膜 (b) 經 900℃RTA 退火的不同厚度之薄膜............75 圖 4.29 不同厚度之 Hf75，經 RTA 退火後薄膜成份變化圖(a) 經不同溫度 退火之三層厚薄膜 (b) 經 900℃RTA 退火的不同厚度之薄膜................76 圖 4.30 不同厚度之 Hf50，經 RTA 退火後薄膜成份變化圖(a) 經不同溫度 退火之三層厚薄膜 (b) 經 900℃RTA 退火的不同厚度之薄膜................77 圖 4.31 不同厚度之 Hf25，經 RTA 退火後薄膜成份變化圖(a) 經不同溫度 退火之三層厚薄膜 (b) 經 900℃RTA 退火的不同厚度之薄膜................78 圖 4.32 經 700℃爐管退火後之 Hf100，其電極退火前後之漏電流密度-電 壓(J-V) 圖(a)電極退火前 (b)電極退火後 .................................................79 圖 4.33 經不同溫度爐管退火之 Hf100，在外加電壓為 1V 的漏電流密度 (a)電極退火前 (b)電極退火後 ...................................................................80 圖 4.34 經 900℃爐管退火之 Hf100 的 C-V 圖 (a)電極退火前 (b)電極退火 後 .................................................................................................................81. IX.
(11) 圖 4.35 經不同溫度 RTA 退火之 Hf100，在外加電壓為 1V 的漏電流密度 .....................................................................................................................82 圖 4.36 經不同溫度退火之 Hf75，在外加電壓為 1V 的漏電流密度(a) 爐 管退火 (b) RTA 退火..................................................................................83 圖 4.37 經不同溫度退火之 Hf50，在外加電壓為 1V 的漏電流密度 (a) 爐 管退火 (b) RTA 退火..................................................................................84 圖 4.38 經不同溫度退火之 Hf25，在外加電壓為 1V 的漏電流密度 (a) 爐 管退火 (b) RTA 退火..................................................................................85 圖 4.39 Hf100 之層數變化對平帶電壓的關係圖 (a) 爐管退火 (b) RTA 退 火 .................................................................................................................86 圖 4.40 Hf75 之層數變化對平帶電壓的關係圖 (a) 爐管退火 (b) RTA 退 火 .................................................................................................................87 圖 4.41 Hf50 之層數變化對平帶電壓的關係圖 (a) 爐管退火 (b) RTA 退 火 .................................................................................................................88 圖 4.42 Hf25 之層數變化對平帶電壓的關係圖 (a) 爐管退火 (b) RTA 退 火 .................................................................................................................89 圖 4.43 Hf100 之層數變化對記憶視窗的關係圖 (a) 爐管退火 (b) RTA 退 火 .................................................................................................................90 圖 4.44 Hf75 之層數變化對記憶視窗的關係圖 (a) 爐管退火 (b) RTA 退 火 .................................................................................................................91 圖 4.45 Hf50 層數變化對記憶視窗的關係圖 (a) 爐管退火 (b) RTA 退火 .....................................................................................................................92. X.
(12) 圖 4.46 Hf25 層數變化對記憶視窗的關係圖 (a) 爐管退火 (b) RTA 退火 .....................................................................................................................93 圖 4.47 各薄膜經退火後的介電係數對層數變化的關係圖 (a) Hf100 (b) Hf75.............................................................................................................94 圖 4.47 各薄膜經退火後的介電係數對層數變化的關係圖 (c) Hf50 (d) Hf25.............................................................................................................95. XI.
(13) 以溶凝膠法製備矽酸鉿高介電材料 指導教授：呂正傑 博士 國立高雄大學化學工程與材料工程學系 學生：陳麒麟 國立高雄大學應用化學所 摘要. 本論文利用溶凝膠法成功製備出的二氧化鉿以及矽酸鉿高介電薄膜於矽基板 上，並將此高介電薄膜製成 Metal-Insulator-Semiconductor (MIS) 結構，研究其特性 並探討其取代二氧化矽作為閘極氧化層的可能性。實驗中矽酸鉿薄膜鍍製一至五層以 分析厚度效應，並改變矽/鉿的摻雜比例以觀察薄膜特性隨成份變化，薄膜退火方式 則分別採用爐管或快速熱退火爐，探討退火製程對薄膜物性、電性之影響。由實驗結 果可知，在兩種退火方式下，矽之摻雜比例越高，薄膜厚度隨之提高，結晶所需的溫 度也越高；而在高解析光電子能譜儀的分析中，我們發現含矽的比例增加，光電子能 譜 Hf4f、Si2p、O1s 的訊號均會往較高鍵結能的方向偏移，且在溫度提高時亦會有發 現相同的結論，此外矽酸鉿經快速熱退火的退火方式，似乎顯示出相分離的情形。 高介電薄膜鍍製上電極後若經後退火，明顯發現可以改善電極/薄膜特性，因而 使漏電流密度以及平帶電壓的偏移量下降；電性量測結果則發現薄膜漏電流密度大約 在 10-8~10-9 A/cm2 之間，而經快速熱退火處理的薄膜漏電流密度小於經爐管退火，大 部分特性也以快速熱退火處理後的薄膜較佳。. 關鍵字：溶凝膠法 關鍵字 溶凝膠法、 溶凝膠法、矽酸鉿、 矽酸鉿、氧化鉿、 氧化鉿、高介電材料. 1.
(14) Preparation of high-k material hafnium silicate by sol-gel method Advisor: Dr. Ching-Chich Leu Institute of Department of Chemical and Materials Engineering National University of Kaohsiung Student: Chi-Lin Chen Institute of Applied Chemistry National University of Kaohsiung ABSTRACT. In present study, the hafnium oxide and hafnium silicate films with different silicon/hafnium ratios were prepared on silicon substrate by sol-gel method. The thin films were high temperature annealed by furnace annealing or rapid thermal annealing (RTA). In order to investigate the thickness effects of hafnium oxide and hafnium silicate, one to five layers of thin films were deposited by repetitive spin-on process. Then, a Metal-Insulator-Semiconductor (MIS) structure was constructed for electrical properties analysis. The experiment results showed that both the one layer thickness and crystallization temperature of film increased with the ratios of silicon/hafnium, regardless of annealing conditions. The binding energy of film surface was studied by X-ray photoelectron spectroscopy (XPS) analyses and indicated that the signal position of Hf4f, Si2p and O1s shifted to a higher binding energy by increasing the silicon/hafnium ratio or the annealing temperature. Otherwise, the XPS results of the hafnium silicate thin films, after annealed by RTA, suggested a possible occurrence of phase separation.. 2.
(15) For electrical property measurement, upper electrode was deposited on top of high-k film and then post-annealed to improve the electrode/film interface properties. We found that post-annealing reduced the leakage current of films to be 10-8~10-9 A/cm and also suppressed their flat band voltage shift. In conclusion, most properties of the thin films were observed to be better by RTA process than by furnace process. Key words : sol-gel、 、hafnium silicate、 、hafnium oxide、 、high-k. 3.
(16) 第一章 緒論 1.1 前言 自 1958 年起積體電路時代來臨，傑克‧克畢（Jack Kilby）注意到 大多數的分離元件，如電阻器、電容器、二極體與電晶體，皆可由半導 體組成，因此認為有可能將這些分離式元件，組裝在同一塊半導體基板 上，再連結組成一個電路，如此可以降低電子電路的成本，傑克‧克畢 在鍺條上製作一個電晶體與三個電阻器，並加入一個電容器，利用細白 金線連接電晶體、電容器和半英吋長的鍺片上的三個電阻器，製造出第 一個積體元件電路[1]。 1960 年，羅伯特‧諾宜斯利用一個 2/5 英吋的矽晶圓，製作出第一 個矽積體電路晶片，他的晶片使用了現代積體電路晶片的基礎製程技 術，同時也成為後續積體電路的原型[1]。 到了 1964 年，哥登‧摩爾，注意到電腦晶片上的元件數目(每個晶 片能夠容納電晶體的數量，見表 1.1)，幾乎每十二個月就增加一倍，但 價格卻沒變，他即預測這種趨勢在未來也不會改變，這個預測即為現在 半導體工業界的摩爾定律(如圖 1.1 所示)，只有在 1975 年將 12 個月改為 18 個月，在這三十多年來一再證明摩爾定律的正確性。 多晶矽在1970年取代金屬作為MOSFET的閘極電極材料之後，為了 傳導源極與汲極之間的電流，我們需要藉著反轉閘極下的少數載體在閘 極底下形成傳導通道，少數載體的反轉可以藉著所施加的閘極電壓，而 使金屬與氧化物介面充電以達反轉的效應，因此MOS閘極電容器的電容. 4.
(17) 必須大到足以維持足夠的電荷；然而隨著尺寸的縮減，電容器的電極面 積也隨之縮小，而閘極電容也同樣的快速縮小，為了保持足夠的電容， 閘極氧化層的厚度就必須減少，對於一個0.18微米的積體電路晶片而言， 閘極氧化層大約是35Å，而對於0.13微米的積體電路，大約為25Å，但當 閘極氧化層的厚度更進一步的減小時，電子容易從半導體的導帶直接越 過氧化層的位障，直接進入金屬閘極的導帶，這個現象稱為量子穿隧， 形成大量的閘極漏電流，使得元件的消耗功率大量的增加。根據 International Technology Roadmap for Semiconductors (ITRS)的預測，對於 高性能等效氧化層厚度(HiP EOT)在90 nm技術節點之要求為0.9-1.4 nm[2]。當二氧化矽(SiO2)的閘極氧化層小於1.5nm時，將會在閘極介電層 造成嚴重的穿隧電流的效應，其可靠性也會令人產生疑慮；為瞭解決元 件的微縮後帶來的負面效應，尋找高介電材料(high-k)來取代SiO2已經是 刻不容緩了，根據電容公式(1). c =ε ×. A d. (1). ε：介電常數 A：閘極面積 d：閘極氧化層厚度 其中ε為絕對介電常數(Absolute Permittivity)，可以用ε=εr ×ε0 來表 示，ε0 為真空介電常數(Permittivity of Free Space)值為 8.85×10-14 F/cm； εr 為相對介電常數(Relative Premittivity)，沒有單位，其值視材料不同 而定。 5.
(18) 以公式來看，尋找一個高介電材料來取代傳統 SiO2 的閘極氧化層， 利用其介電常數較高的特性，其閘極氧化層的厚度亦可以較 SiO2 的閘極 氧化層為厚，但仍然可以擁有相同的等效氧化層厚度 (Equivalent oxide thickness，EOT)所顯現的電容值，解決了因低厚度所導致的高漏電流， 將其限制在可以接受的範圍內。. 1.2 介電材料的選擇 閘極介電層的性質是 MOS 系統中是最重要的部份之一，其所選擇的 關鍵在於 (a) 介電常數值，能隙大小以及能與矽相匹配的能帶結構 (b) 熱穩定性 (c) 膜的形態 (d) 接合介面的性質 (e) 合適的漏電流大小(f) 製程的相容性 (g) 可靠性等等[3]，所以人們對合適高介電材料的尋找， 因而產生極大的興趣；其中幾種高介電材料是現今熱門的研究項目： SrTiO3，ZrO2，HfO2 ，HfSixOy，TiO2，Ta2O5，Y2O3 和 Al2O3 等。所選 擇的鍍膜方式則有：金屬有機化學氣相沈積法 (Metalorganic Chemical Vapor Deposition，MOCVD) 、原子層沈積法 (Atomic Layer Deposition， ALD)、分子束磊晶法 (Molecular Beam Epitoxy，MBE)、濺鍍法(sputter)、 溶膠凝膠法(sol-gel)等等。 以氧化鉿(HfO2)作為閘極的介電材料，其有著相對合適的介電係數 k (25~30)、較高的生成熱(271kcal/mole)、相對大的能隙(5.68eV)。除此之 外，氧化鉿與矽基板的熱穩定性極佳，可在沒有緩衝層的狀態下形成。 然而利用目前的鍍膜技術鍍製氧化鉿，無法避免的仍會產生一層 3~4nm 左右的介面層，這一介面層對於元件特性的影響非常大，如果介. 6.
(19) 面層的 k 值過低，將會大幅降低高介電係數薄膜整體的有效 k 值，因此 抑制介面層成長為高介電係數薄膜製程中非常重要的考量。而介面層的 組成有人認為是二氧化矽(SiO2)又或是矽酸鉿，而這兩種的推論目前以矽 酸鹽類較為人接受，有文獻分析氧化鉿(HfO2)薄膜介面層，發現含有 Si、 Hf、O 等成份組成，間接証明其為矽酸鹽類[4]。由於介面層可能由矽酸鉿 所組成，依據 SiO2 + HfO2 → HfSiO4，ΔH=-12.4Kj/mole[5]，穩定態是右 邊的矽酸鹽類，因此與 SiO2 間更為穩定，且 HfSiO4 的介電常數約為 10~15，故如果以 HfSiO4 作為閘極氧化層，則具有介電常數值適當、熱 穩定性佳以及與基板反應的介面層效應降低等優點，因此 HfSiO4 是有作 為閘極材料的潛力。. 1.3 論文研究動機 近年來氧化鉿(HfO2)、氧化鋯(ZrO2)、矽酸鉿(HfXSi1-XO2)以及矽酸鋯 (ZrXSi1-XO2)鹽類被廣泛的研究與討論，這些材料皆具有適當的介電係 數，所以可使用較高厚度用以改善 SiO2 所產生的高漏電流問題，且熱穩 定性也相對較佳，與矽基板間可有相對穩定的介面形成。不過，矽酸鉿 與矽基板間的熱穩定性又比矽酸鋯的佳；有研究指出在退火溫度高於 1000℃時，多晶矽與氧化鋯的介面會形成 ZrSi2，使特性劣化[6]，而矽酸 鉿鹽類經由快速熱退火爐(RTA)1000℃退火之後，不但矽與矽酸鉿之間的 熱穩定性好，亦有良好的電性[7]。 本論文中我們利用溶凝膠法(sol-gel 法)合成氧化鉿(HfO2)與矽酸鉿. 7.
(20) (HfXSi1-XO2)將其旋鍍在矽基板上，並調變鉿/矽比例以探討其特性變化。 使用 sol-gel 法而不採用其他更為常見的鍍膜方式，如濺鍍法，最主要原 因在於 sol-gel 法具有製程成本低、低溫製程、成份控制容易等優點，但 有機溶劑不易完全去除，以及薄膜結構容易產生裂縫等問題，則是需要 克服的困難。. 1.4 論文研究架構 本論文以溶凝膠法(sol-gel 法)製備氧化鉿與矽酸鉿薄膜，並針對其作 為閘極氧化層的薄膜特性進行研究，在第二章中針對 sol-gel 法的基本原 理以及製備條件進行討論，第三章則介紹實驗中使用藥品、合成步驟、 薄膜沉積參數以及其特性分析之儀器設備，第四章對於所製備出的薄膜 特性進行分析與討論，第五章則對實驗結果作一結論。. 8.
(21) 表 1.1 積體電路晶片的積體化層級 積體化層級 小型積體電路 中型積體電路 大型積體電路 極大型積體電路 超大型積體電路 特大型積體電路. 縮寫. 晶片內的元件數目. SSI. 2 至 50. MSI. 50 至 5,000. LSI. 5,000 至 100,000. VLSI. 100,000 至 10,000,000. ULSI. 10,000,000 至 1,000,000,000. SLSI. >1,000,000,000. 9.
(22) 圖 1.1 摩爾定律[8]. 10.
(23) 第二章 文獻回顧 2.1 溶凝膠法之簡介 2.1.1 溶凝膠法基礎理論 在1840年代Ebelmen發現利用醇類和四氯化矽(SiCl4)可以製備出凝 膠態四乙氧基烷. [9]. ，在1930年Geffcken發現四乙氧基烷化物可以應用在. 製備薄膜的方法，在酸性環境下水解成SiO2，但是所消耗的時間非常久 [10]. 。溶凝膠法(sol-gel)的真正發展是從70年代Schroeder、Dislich[11-13]等人. 研究之後才開始發展起來，目前溶凝膠的研究已經相當的成熟。溶膠凝 膠的定義根據1962年Jirgensons與Straumanis的描述，所謂的溶膠(sol)是指 膠體粒子均勻的分佈在液體溶劑中，膠體被描述為固態粒子，尺寸範圍 在10nm-100nm之間，而每個粒子含有103-109個原子，因為其粒徑極小， 所以可以忽略重力所造成的影響，膠體與膠體之間只考慮存在著凡得瓦 力與布朗運動之作用，使溶膠中的粒子穩定而不致沉降，而且粒子表面 所帶的電荷引起電雙層作用更是增加了膠體粒子在溶膠中的分散。而所 謂的凝膠(gel)乃指溶液中液相部份揮發而使黏度大幅的增加，與固體粒 子間的聚合加強，形成半固態物質，一般而言分散在溶膠中膠體其引力 與斥力正處於平衡狀態，但當大部份的液體蒸發造成濃度變大時，其彼 此間的引力作用相對增加，粒子之間即開始形成一次元、二次元或三次 元的結構，溶膠即轉變成為果凍狀，即為凝膠[14]。. 2.1.2 溶凝膠法的優點[15]. 11.
(24) （1）可低溫合成，大幅降低製作成本。 （2）不需要昂貴的真空設備，設備成本低廉。 （3）容易控制和改變溶膠溶液之組成比例，可以製備不同成份之薄膜。 （4）容易精確的控制薄膜之微結構，如孔隙率、孔徑、比表面積等。 （5）可以製備較均勻的薄膜，而且容易於塗佈在面積大、形狀複雜的介 質上。. 2.1.3 溶凝膠法的缺點[15] (1) 有機溶劑的去除，需要有良善的設計 (2) 薄膜在升溫時容易產生裂縫 (3) 膠體粒子容易有團聚現象 (4) 反應製備時間較長. 2.2 薄膜的製備 在溶凝膠法的鍍膜反應機制中，可分為四大步驟：(1)配方溶液的研 製與調配；(2)薄膜在基板上的被覆；(3)低溫焦化處理；(4)高溫結晶與緻 密化處理[14,16]。 在薄膜製備中，我們將討論配方溶液的研製與調配，探討溶液中水 含量多寡對於溶凝膠體的影響，討論極性/非極性溶劑、溶劑是否與反應 物產生反應或沉澱的影響，最後則討論 pH 值對溶凝膠法的影響。. 2.2.1 配方溶液的研製與調配. 12.
(25) 溶凝膠法製程是將金屬鹽類或金屬醇鹽類的起始物質溶於醇類的有 機溶液後，進行加熱回流的反應，生成一烷基鍵結的中間反應產物，當 這些配方溶液合成後，還常需要進一步的添加少量的水與酸或鹼來催化 進行部份的水解與縮聚合的反應，以調整其流變性。水解反應為金屬烷 氧化物的烷氧基(-OR)與水的氫氧基(-OH)反應釋出醇類，形成含有氫氧 基的金屬烷氧化物。. M(OR)n + X H2O → M(OR)n-x(OH)x + X ROH. 經由上述步驟所得到的產物，其氫氧基易繼續與其他金屬醇氧化物的烷 基反應形成架鍵橋氧釋出醇或水，如此進行多次金屬醇氧化物的直鏈狀 或網狀結構聚合反應，而此一過程即為縮聚合，反應式為. 2M(OR)n-x(OH)x → (RO)n-x(OH)x-1M-O-M(OR)n-x(OH)x-1 + H2O. 聚合程度決定於原顆粒的大小，聚合速度則決定於水解速率。影響 水解握聚合程度，不外乎反應的起始原料、水、觸媒、ph 值、溫度、溶 劑、添加劑等等因素，這些因素將直接影響最後薄膜的微結構與性質。 起始溶液的製備是非常重要的，藥品的選擇需考量：A.高純度且容易合 成 B.在熱處理的同時不會殘留碳化物，避免薄膜產生孔隙與不均勻 C.分 解溫度不宜過高 D.分解產生的氣體以不具有毒性較佳。. 13.
(26) 2.2.1.1 水含量對溶凝膠法的影響 在溶凝膠過程中，水扮演著兩種不同反應的角色。在起始的水解反 應中，水是扮演著反應物的角色，因此添加水量的多少會影響水解反應 速率的不同，進而影響反應所需時間的長短。在縮合反應的過程中水扮 演著生成物的角色，水含量的多少也會影響縮合反應的進行。一般而言， 系統中水含量的增加有助於水解反應的進行，但是過多的水會造成反應 系統中矽烷含量的稀釋，因而不利縮合反應的發生，造成凝膠時間增加。 反應系統在低水含量時容易形成較小且具有交聯結構的顆粒，當溶劑揮 發後易生成平滑表面。在高水量的反應系統中，由於水解反應較完整， 所以在加熱乾燥過程會使得尚未反應的氫氧基繼續反應，因而生成高度 縮合的大顆粒[17]。. 2.2.1.2 溶劑對溶凝膠法的影響 因為矽烷和水之間的相容性低，而且例如SiCl4、TiCl4直接加水的反 應更是激烈，因此選擇適當的溶劑來作為兩者間的媒介將有助於反應的 進行(表2.1)。在決定溶劑之前必須先瞭解(a) 溶劑是極性還是非極性 (b) 溶劑是否與反應物產生反應或沉澱，一般來說在溶凝膠法中採用的溶劑 多為醇類，尤其是以乙醇以及異丙醇居多，這是因為甲醇的沸點低，在 sol-gel反應中的凝膠狀態是反應中的溶劑揮發後，同時使網狀結構形成而 成，而選擇甲醇會因為溶劑蒸發快速而使凝膠有氣泡在薄膜中甚至產生 龜裂狀態。若採用多碳的醇類或結構複雜的醇類雖能改善因溶劑快速揮 發所造成的問題，但因工業成本以及與水的相容性方面的缺點，所以有. 14.
(27) 使用上的限制。溶劑比例對於整個系統的反應影響極大，當添加量過少 時無法完全溶解反應系統中的水和矽烷，其所造成的結果就必須延長反 應時間，造成兩者間無法較短時間內充份反應，進而影響最終產物的性 質。當添加量過多時，雖然能完全溶解系統中的矽烷和水，但是也相對 的稀釋反應物濃度，造成反應速率的降低。此外添加過多的醇類也有可 能造成矽烷水解產生的氫氧基與醇類本身的氫氧基發生縮合，使得產物 具有短碳鏈的烷基存在，造成產物物性的改變[17]。. 2.2.1.3 pH 值對溶凝膠法的影響 在溶凝膠法的過程中反應的pH 值會造成產物的粒徑、光學特性、反 應速率的差異，pH值對於水解與縮合反應速率的快慢有著決定性的影 響，而反應的快慢與產物結構型態有關。例如在酸性的環境之中矽烷的 水解速率快，縮合速率慢，且因為酸性環境對於SiO2 的溶解度低因此容 易生成小粒徑且為網狀的產物；相反的，若在鹼性的環境中則矽烷的水 解速率慢，縮合速率快，且因為鹼性環境對於SiO2 的溶解度較高故容易 生成大粒徑且為顆粒的產物[17] (圖2.1，2.2)。. 2.2.2 薄膜在基板上的被覆方式 薄膜的被覆[18-19]主要可以分為三種Ⅰ 浸鍍法 (dip coating)、Ⅱ 旋鍍 法 (spin coating)、Ⅲ 噴塗法 (spray coating)。在薄膜被覆方式中，將介 紹三種被覆的方式以及其優缺點。. 15.
(28) 2.2.2.1 浸鍍法 (dip coating) 浸鍍法，分成浸入、沉積、洩液和揮發，首先將基板浸入溶膠中， 再以等速拉出液面，在此拉出的速度為實驗室所測試最適合的速度為 主，相同的成份時，拉出的速率為決定厚度大小的主要影響，此時在液 面與空氣介面產生水解與縮聚合反應，使溶膠在基板表面形成薄膜。浸 鍍法的優點是可以連續鍍膜，並且適用於各種形狀以及大物件的製作， 而厚度主要取決於溶液的黏度、重力、溶液的表面張力和附著性以及基 板拉出的速率(圖2.3)。. 2.2.2.2 旋鍍法 (spin coating) 旋鍍法步驟為溶液的塗佈、啟動旋轉、停止與揮發。首先，將預鍍 溶膠塗佈在基板上，啟動旋轉使其均勻分佈在基板上，直到厚度以及均 勻度達到要求，在將旋轉停止，並為了使溶膠能順利的分佈在基板上， 通常會添加一些溶劑，最後的揮發，則是將這些多餘的溶劑揮發。主要 利用的原理為離心力的作用，使溶膠均勻塗附在基板上，其薄膜的均勻 性與厚度跟溶液黏度、基板轉速、基板加速度、旋鍍時間有關(圖2.4)。. 2.2.2.3 噴塗法 (spray coating) 噴塗法是利用噴塗器將溶膠噴塗在基板上以形成薄膜。此法利用噴 塗的時間來控制厚度，優點為可以大量生產，並且可以大面積的塗佈， 但均勻性不好，薄膜品質不高，因此在要求高品質，此種方法較少人使 用。. 16.
(29) 這三種方式，以旋鍍法為實驗室最常用的方式，因為其薄膜厚度均 勻性與另外兩種相比較為佳。. 2.2.3 低溫焦化處理(Baking) 低溫焦化處理 低溫焦化主要目的是去除有機薄膜的有機溶劑，同時將原始金屬有 機化合物轉換成無機薄膜，這個處理通常需要在含氧的環境下進行，利 用氧與有機薄膜中的碳加以燃燒氧化去除，這是個簡單的步驟，但是也 是最為關鍵的地方，溫度的高低影響體積收縮的情形，這個過程體積產 生大量的收縮，產生的過大的張力會使薄膜破裂的情形發生，因此藉由 分段加溫，能降低大量的體積收縮，但又能有效的揮發薄膜有機物質。 收縮率的大小是和起始物的碳含量有關，一般為2-15倍，有時候會達到 30倍，當然薄膜裂縫的產生也與焦化的溫度以及升溫速率有很大的相 關，焦化溫度低以及升溫速率快慢會使薄膜產生較緻密的薄膜，而可以 在之後的高溫熱處理時，使薄膜組成更緻密且原子排列更整齊；焦化溫 度的選擇，一般是使用熱重分析儀與熱差分析儀來決定，在製程溫度的 選取上，是選擇當完全去除有機物或是當樣品的重量不再變化的最低溫 度；升溫速率的決定，並沒有明確的準則可以遵循，和元素的特性及有 機溶液在基本上的潤濕性有關，因為同一種薄膜材料，會在不同材質基 板上，呈現不同破裂行為，另外值得注意的是，焦化過程中，微結構的 改變及不同，亦即一些晶核已形成，對後續結晶的發展及電性的變化， 也會產生一些重大的關鍵性影響。. 17.
(30) 2.2.4 高溫結晶與緻密化處理 一般當薄膜經過低溫焦化處理，當呈現非晶系的組織，可是當熱處 理溫度逐漸地提高，薄膜即開始結晶，並具有晶向性的成長。然而薄膜 的微觀結構或結晶特性(晶粒大小、晶粒方向)與熱處理溫度有很大的關 係，當溫度較低時，晶粒較小，可能無法顯現它應有的電性，因此常常 需要提高熱處理的溫度，可是由於大部份所用的基板是以矽為主，在高 溫容易造成薄膜與矽基板或電極層產生反應，生成二次相，產生介面層， 而使介面層影響電性。 另外隨著溶液合成方式和化合物的不同，結晶特性也會受影響，而 因此微觀結構與電性也就會有所不同。. 2.3 文獻中相關研究 2.3.1 高介電薄膜的製備方式 在目前如此嚴苛的條件下，現行的製程主要採取兩種方式來解決 [20]. ；(1)降低介電材料的厚度。目前 SiO2(k~3.9)均作為主要電容介電材料，. 但隨著元件積集度的提高，已有文獻報告，在 B. Yu 指出，當 SiO2 小於 3.5nm 後，每減少 0.5nm 的厚度其直接穿隧電流將提高 100 倍[21]；(2)提 高電容面積。由於介電薄膜厚度降低，會引發極大的漏電流，為了提高 電容值，另一種方式就是將電容製作成極端複雜的結構，以增加面積， 如堆疊與溝槽，來提高電容；但製作難度的提升與曝光系統的對焦以及 景深限制等問題，不但提高成本，良率也大為降低。所以除了這兩種方. 18.
(31) 式外，提高介電常數也是另一個的選擇。 文獻中高介電薄膜的製備方式有很多種，但以 sol-gel 法鍍製高介電 薄膜者則相對很少，以下分別介紹以 sol-gel 法製備 ZrO2、HfO2、HfSiOX 等薄膜之相關文獻。. 2.3.1.1 溶凝膠法製備 ZrO2 介電薄膜 F.H. Ko[22]所製備的 ZrO2 薄膜，利用 IPA 當溶劑，量測出介電係數經 600℃RTA 退火一分鐘為 13.9，其 EOT 值為 3.04；退火溫度在 900℃時， 介電係數為 12.8，其 EOT 值則為 3.91，作者亦利用 TEM 發現 ZrO2 薄膜 與 Si Wafer 的介面有一介面層，研判為 Zr-silicate。 S.M. Chang[23]所製備的 ZrO2 薄膜，成功的發現可成膜的溶劑比例，並 觀察到厚度在 ZrCl4 的含量為 3 gZrCl4/L~17 gZrCl4/L 之間成一個線性的 比例，所以表面形態與厚度的變化，可由 ZrCl4 的濃度來控制。. 2.3.1.2 溶凝膠法製備 溶凝膠法製備 HfO2 介電薄膜 Z. J. Wanga[24]利用 sol-gel 法所製備的 HfO2 薄膜，其介電常數約為 21.6，略高於利用 sputter 所製備的 HfO2 薄膜的介電常數(18-20)[25]，所量 測的漏電流大約為 1.14×10-5A/cm2，其利用 TEM 所測量到的 grain size 約 為 15nm。. 2.3.2 比較 ZrO2 介電薄膜與 HfO2 介電薄膜 由於 Hf 比起 Zr 有更高的元素生成熱(271kcal)[26]，且 HfO2 生成自由. 19.
(32) 能小於 ZrO2，(ΔGHfO2(-1088KJ/mol)＜ΔGZrO2(-1040KJ/mol)[27]，所以可 預期 HfO2 與 Si 基板間將有更穩定的介面。此外，HfO2 作為積體電路內 的高介電材料還有下列優勢[28]:(a)適合的介電常數(~25-40)、(b)相對較高 的能隙寬度(~5.68eV)、(c)與 Si 反應的自由能變化 (ΔG=47.6Kcal/mol(at727℃))大於其他的高介電材料、(d)較低的熱膨脹係 數(~5.3×10-6K-1)、(e)較低的自身擴散係數(2.8×10-17at900℃)，與(f)相當小 的 Hysteresis(~15-40mV) [20]等。. 2.3.3 溶凝膠法製備 溶凝膠法製備 HfSiOx 介電薄膜 H. C. You[29]利用 sol-gel spin-coating 的模式，使用 HfCl4 以及 SiCl4 為前驅液，利用異丙醇當溶劑，製備出 hafnium silicate (HfSiOx)，其 retention time 約為 10-4 s，且有良好的充放特性 P/E Cycles 超過 105。. 20.
(33) 表2.1常用溶劑的特性[30]. 21.
(34) 圖2.1 Sol-gel酸鹼值與partical的關係[30]. 圖2.2 pH值與反應速率的關係[30]. 22.
(35) (a) 浸入. (b) 沉積與洩液. (d) 連續鍍膜. (c) 揮發. 圖 2.3 浸鍍示意圖. 23.
(36) dω/dt≠0. 溶液沉積. 旋轉. ω ω. ω. 揮發. 停止. 圖 2.4 旋鍍示意圖. 24.
(37) 第三章 實驗. 3.1 藥品 3.1.1 藥品規格 藥品的使用及規格如表 3.1。. 3.1.2 矽基板規格 此實驗所使用的基板為昇美達公司所生產的 p-type 的矽晶圓，阻值 為 5-10 Ω-cm。. 3.2 晶片的清洗以及注意事項 晶片的清洗以及注意事項[31] 3.2.1 RCA 清洗步驟 DI water rinse, 5 min. H2SO4 : H2O2 = 3:1, (10 min, 75~85℃) -------------------分解、氧化有機物。 DI water rinse, 5 min. HF : H2O = 1:100 (RT) ----------------------------------------去除chemical oxide DI water rinse, 5 min. NH4OH : H2O2 : H2O = 1:4:20 (SC1), (煮10 min,75~85℃) --去除微小粒子 DI water rinse, 5 min. HCl : H2O2: H2O = 1:1:6 (SC2), (煮10min, 75~85℃) ------去除鹼金族離子 DI water rinse, 5 min. HF : H2O = 1:100 (RT) -------------------------------------- 去除chemical oxide. 25.
(38) DI water rinse. Spinner 旋乾機旋乾 (破片不可旋乾，可用氮氣槍吹乾). 3.2.2 注意事項 (a). 剛配置好的H2SO4 + H2O2 就會產生放熱反應，所以新配的硫酸不. 需要加熱，如果已經不夠熱了，可在加熱器上加熱，溫度到後需再補充 H2O2，以補充遇熱分解的H2O2。. (b). DHF (dilute HF) 是用來去除上一步化學反應(氧化)所產生的. chemical oxide，DHF的杯子需專供RCA clean 使用，勿放入任何未經清 洗的晶圓，以免污染；DHF 溶液每次使用前都需換新，以維持RCA 清 洗的潔淨品質。. (c). 配置SC1 和SC2 溶液應先將水加熱至幾近沸騰(看到杯子內有冒. 小氣泡即可)，建議在做RCA clean 的一開始就先煮水以節省時間。清洗 步驟進行到SC1 與SC2 之前，才加入一定份量的酸鹼和H2O2 溶液，添 加溶液會使得原本已近沸騰的H2O 降溫至適當的製程溫度(75℃~85℃)。. (d). SC1 和 SC2 要分兩個加熱器加熱，不只是節省時間，因為揮發. 的氣體會產生氯化銨鹽顆粒，造成bench的污染。 NH4OH + HCl => NH4Cl (微粒污染) + H2O。. (e). SC1 去除微粒子原理：H2O2 在晶圓表面形成chemical oxide (氧化. 作用)，同時NH4OH 會溶解oxide。由於微粒子是以凡得瓦力吸附於晶圓 表面，SC1 氧化加蝕刻的作用，會拉開微粒子與silicon 表面的距離，降 低兩者接觸面積，進而減弱凡得瓦力，最終微粒子會因吸附力不足，脫. 26.
(39) 離表面而被溶液帶走。. (f). SC1，SC2 順序不可相反。因為SC1 可以溶解有機物、去除. particle；先去除Wafer 表面的沾附性污染之後，接著進行SC2 才能有效 的與表面金屬離子反應並去除之。另一方面，鹼金族與三價金屬(Al)在鹼 性的SC1 中會先反應成懸浮性粒子，接下來的SC2 正好可將這一類離子 團溶解而去除之。. 3.3 HfO2 的製備與溶液條件 製備 HfO2 薄膜的過程，首先決定 HfO2 溶液的條件，溶液比例關係 著薄膜厚度的厚薄，本篇論文選擇 HfCl4:C2H5OH:D.I. Water = 1:1500:15 (在本章 3.10 中會有討論)，接著清洗 4 吋 p-type wafer，清洗流程遵照前 面所提及的 RCA 清洗步驟，緊接著設定鍍膜條件，轉速也會影響薄膜 厚度，本篇論文選擇轉速：3000rpm (在本章 3.10 中會有討論)，鍍膜完成 後參照 Baking 溫度設定去除大部份的有機溶劑，完成 Baking 後，將試片 切割出 12 片的 2.5x2.5 的破片 sample，以利完成各種退火設定，接著利 用 sputter 沉積上下電極，並進行電極後退火，最後量測其各式的物電性。 製備氧化鉿(HfO2)薄膜，首先將四氯化鉿(HfCl4)粉末以及酒精 (C2H5OH)溶液混合，均勻攪拌 2 小時以進行醇解，攪拌完後再加入去離 子水(D.I. Water)，其 mole 數比例為 HfCl4:C2H5OH:D.I. Water = 1:1500:15，完成後均勻攪拌 2 小時以利水解進行，最後利用旋鍍的方式 鍍製在矽基板上，依照實驗所需鍍製在四吋矽基板一~五次，參數的設定 為一至五層之薄膜，再量測其物性以及電性。如圖 3.1 的製備氧化鉿流程. 27.
(40) 圖。. 3.4 矽酸鉿的製備 欲製備矽酸鉿(Hf1-xSixO2)薄膜，遵照圖 3.2 的製備矽酸鉿流程圖製備 Hf1-xSixO2 溶液，其 mole 數比例為 SiCl4:HfCl4= 3:1、1:1、1:3 三種比例， 依照實驗所需鍍製在四吋矽基板一至五層之薄膜，量測其物、電性。 矽酸鉿試片分別摻雜不同比例的矽，比例為 Hf0.25Si0.75O2、 Hf0.5Si0.5O2、Hf0.75Si0.25O2，加上氧化鉿(HfO2)的試片，依序命名代號為 Hf25、Hf50、Hf75、Hf100。. 3.5 鍍膜流程 首先先準備配置好的溶液，同時開啟加熱器讓表面溫度達 50℃的製 程溫度，接著將溶液倒入旋鍍機的載台矽基板上，旋鍍完畢後，將矽基 板放置加熱器的加熱盤上，施行低溫焦化的處理，處理完畢後即可做後 續製程。. 3.5.1 旋鍍條件設定 旋鍍條件設定 在本篇論文中，使用旋鍍法作為薄膜塗佈的方法，首先，預轉 500 rpm 2 秒，然後以每秒加速度 1000 rpm/s，達到最終轉速：3000 rpm，持續 30 秒。 預轉 500 rpm 2 秒 最終轉速:3000 rpm 30 秒. 28.
(41) 加速度：1000 rpm/s. 3.5.2 烘烤溫度設定 烘烤溫度設定 首先將加熱器表面溫度設定在 50℃，以避免太高溫時溶劑揮發太 快，薄膜的特性會較差，接著依順序設定在 80℃、120℃、250℃各十分 鐘的低溫焦化，之後降至室溫，續鍍下一層，每層皆經過相同的焦化流 程，製備完成後，再經過 450℃的焦化處理，詳細流程參照圖 3.3 的烘烤 溫度的流程圖。. 3.6 試片的分割 試片的分割 四吋的晶片，將其分割成 12 片約為 2.5x2.5 的破片試片，這樣可以 假設同一片四吋的試片條件都相似，將其依各設定條件退火。. 3.7 退火溫度設定 3.7.1 退火儀器 3.7.1.1 高溫爐管 最常見及簡易的退火處理儀器，優點為較快速熱退火爐便宜，缺點 為製程時間長、升溫速率較慢。. 3.7.1.2 快速熱退火系統(RTA) 快速熱退火系統 所謂的快速退火爐(Rapid Thermal Annealing or Process，簡稱 RTA)， 顧名思義即與傳統的爐管退火加溫速度更快，其利用加熱器產生熱輻射. 29.
(42) 的方法(Thermal radiation)，使溫度快速上升至要求溫度，其溫昇速度可 達到每秒 80℃以上，幾秒內即到達製程溫度，製程時間只需數十秒，所 以熱預算相對較低，熱退火主要是給材料一個高溫能量，原子晶格位置 重新排列，消除其內部應力以及缺陷密度，改善薄膜特性[32]。. 3.7.2 溫度設定 3.7.2.1 爐管溫度 爐管溫度設定如表 3.2 分為 500~1000℃ㄧ共六個溫度，溫度持溫三 分鐘，退火期間通入氧氣，以利填補薄膜中的氧空缺。。. 3.7.2.2 RTA 溫度 RTA 溫度設定如表 3.3 分為 600~1000℃ㄧ共五個溫度，在 900℃、 1000℃持溫時間為 30 秒，其餘 600℃~800℃持溫ㄧ分鐘，退火期間通氧 氣，以利填補薄膜中的氧空缺。. 3.7.2.3 條件代號 氧化鉿以及矽酸鉿薄膜的條件眾多，所以設置代號來分辨各組成份 以及處理的條件(表 3.4)。因為各試片都含有 Hf(鉿)成份，所以用其比例 來命名，例：HfO2 為 Hf100、Hf0.75Si0.25O2 為 Hf75、Hf0.5Si0.5O2 為 Hf50、 Hf0.25Si0.75O2 為 Hf25。此外，不同厚度與經不同熱處理條件試片之命名， 如：Hf0.75Si0.25O2 鍍膜三層後，經爐管 700℃熱處理，其代號為 Hf75-f7-3； Hf0.5Si0.5O2 鍍膜四層後，經 RTA1000℃，其代號為 Hf50-R10-3，其餘試. 30.
(43) 片依此類推。. 3.8 電極製備 量測電性時，二氧化鉿及矽酸鉿氧化層薄膜進行完退火後，利用 sputter 沉積鍍上鋁作為底電極及上電極，厚度皆為 250nm，上電極之形 狀及面積以 shadow mask 定義(圖 3.4)。. 3.8.1 上電極的製備 將破片 sample 貼置 shadow mask 上，上電極的製備是利用 sputter 沉 積系統沉積 250 nm 的鋁，鍍製出上視圖為 shadow mask 的鋁上電極。. 3.8.2 底電極的製備 因為在先前的退火製程中，基板會被氧化形成氧化層，為了使底電 極能與基板有良好的接觸，須先將基板背面清洗蝕刻，再鍍上鋁作為底 電極。利用 BOE 可以蝕刻基板背面的氧化層，所以鍍製鋁底電極之前， 先利用棉花棒沾些許去離子水擦拭破片 sample 背面，接著沾少許的 BOE 溶液塗抹，直至基板背面由親水性轉換成斥水性；接著再沾一些去離子 水擦拭基板背面，最後再使用氮氣槍吹乾，然後利用 sputter 沉積鍍製 250nm 鋁底電極。. 3.8.3 電極鍍後退火 電極在剛鍍製完成，其鋁底電極以及上電極和介電材料之介面特性. 31.
(44) 不佳，可以利用通氮氣的低溫退火來改善，實驗中利用 300℃, 10min 的 低溫退火。. 3.9 MIS 結構 金屬-絕緣體-半導體(Metal-Insulator-Semiconductor，MIS)結構二極體 如圖 3.6 中的 MIS 結構圖，在半導體元件中是相當重要，而以 SiO2 作為 絕緣氧化層的稱為金屬氧化半導體(Metal-Oxide-Semi-conductor Structure，MOS) MOS 結構，如圖 3.5[33]，在積體電路中，MIS 為電荷耦 合元件（Charge-Coupled Device，CCD）的基本組成架構；亦可作為儲存 電容器，應用在記憶體結構中。此實驗亦是利用此結構來探討特性。. 3.10 製程選定 3.10.1 薄膜條件選定 以氧化鋯作為測試材料，改變鍍膜轉速設定(如圖 3.7 所示)，由橢圓 偏光儀(ellipsometer)量測薄膜厚度，而由圖 3.8 氧化鋯厚度對最終轉速的 關係中可以發現，薄膜厚度在加速度不變下不致因最終轉速的增加而有 明顯的變化，其原因可能與薄膜厚度以達 10nm 以下有關，所以本論文實 驗最終轉速均選定為 3000rpm。. 3.10.2 烘烤溫度選定 在實驗中選擇初始溫度為 50℃以及 150℃，在圖 3.9 HfO2 在 HfCl4:. 32.
(45) C2H5OH: D.I. Water =1:1500:15 比例下以及圖 3.10 HfO2 在 1:1500:15、 1:1000:15、1:500:15 比例下均可發現 50℃烘烤(baking)的薄膜相較於 150 ℃的薄膜為薄，推測因為酒精溶劑的沸點為 78℃，在 150℃時，溶劑的 蒸發速度太快而可能使薄膜形成較不均勻且不緻密的形態。此外， HfCl4:C2H5OH:D.I. Water 之比例，以 1:1500:15 所鍍出薄膜厚度較符合本 實驗的需求，所以選擇此比例作為後續實驗之調配比例，若需改變厚度 則以鍍製層數來作變化。. 3.11 實驗分析儀器 3.11.1 物性分析 3.11.1.1 X 光(X-Ray)繞射分析 繞射分析 由高精度X光繞射儀(High precision X-Ray Diffractometer-Bruker， D8)，X光源為2.2KW Cu靶；利用X-ray可提供兩項重要的訊息。第一項 是提供晶體內部組成原子的種類及位置的資料，即繞射強度。第二項是 關於晶體晶面 (hkl) 的種類，即繞射角2θ；隨著材料的結構與組成的不 同，X-ray diffraction 會產生不同的2θ值及繞射強度，所以XRD繞射圖 形的分析有助於我們判斷薄膜晶體的結構及品質優劣。也容易判別所製 作出的薄膜是否為我們所需要的晶向，對於多晶體(poly-crystal）的材料 來說，其晶粒內部雖然原子排列整齊，但不同的晶粒彼此的排列方向仍 有差異，一般而言，經過熱處理後，會有結晶的成長、變異等現象發生， 因而出現優選方位（preferred orientation）之現象，實驗選擇入射角為2o，. 33.
(46) 每個step的掃瞄一秒。. 3.11.1.2 橢圓偏光儀(Ellipsometer)分析 分析 橢圓偏光儀 利用測量偏振光從 sample 的表面反射後所產生的光學變化，可得到 其有關的物理參量的訊息。可偵測 n 值、k 值以及薄膜的厚度[34] n 值：介質之折射率（Index of Refraction）。 k 值：消光係數（Extinction Coefficient or Absorption Coefficient）其仲介 電材質之 k 非常小，通常視零，而金屬材質之 k 則有一定數量。. 3.11.1.3 高解析電子能譜儀(HRXPS)分析 分析 高解析電子能譜儀 本實驗使用國科會清大貴儀中心提供之高解析電子能譜儀 (ULVAC-PHI, XPS：PHI Quantera SXM/Auger：AES 650；HRXPS)來分析 矽酸鉿不同比例的方式對基板及氧化層介面氧原子化學鍵結能的影響； 另一部份使用中興貴儀系統化學分析電子能譜儀(ULVAC-PHI, PHI 5000 VersaProbe / Scanning ECSA Microprobe )來探討氧化鉿氧原子鍵結能的 變化。電子能譜儀原理為利用入射 X 光束照射 wafer 表面，當原子內層 電子吸收 X 光能量後以光電子型式被遊離出來形成光電子 (photoelectron)，此時光電子的動能為入射光能量減去內層電子束縛能 (bonding energy)及表面位能功函數，藉此可判斷光電子之原子的元素種 類、成份與鍵結環境的變化[35]。. 3.11.2 電性分析. 34.
(47) 3.11.2.1 電容-電壓 量測) 電容 電壓量測 電壓量測(C-V 量測 量測 為了量測矽酸鉿的薄膜的介電特性，以金屬遮罩(Metal Mask)定義電 極面積，接著以 D.C.磁控濺鍍法鍍鋁，鍍上直徑約為 100 nm 圓形大小 的鋁作為上電極，形成 Al/HfSiO4/Si/Al 之金屬-絕緣體-半導體 (Metal-Insulator-Semiconductor，MIS)結構，使用 Angilent HP4294A 阻抗 分析儀來量測薄膜之 C-V 曲線，量測時施加的電壓由-5 V 至+5 V 和+5 V 至-5 V 且間隔為電壓 0.02 V 來回掃瞄量測頻率為 100kHz，量測得到的電 容值可由電容公式(1)計算得到介電常數。. 3.11.2.2 漏電流(I-V)量測 量測 漏電流 以 Angilent HP4156C 半導體參數分析儀來量測矽酸鉿薄膜漏電流 特性，量測範圍從 0~3V，step voltage 為 0.015 V。薄膜的漏電流對於元 件上是非常重要的參數，其漏電流過大可能會造成介電層的導通或者介 電崩潰，所以材料的選擇上本身就必須有相對的絕緣特性；漏電流的機 制大致上可分為以下幾種[36]： 1. 穿隧效應(Tunneling Effect) 2. 蕭特基發射(Schottky Emission) 3. 空間電荷限制傳導(Spaced-Charge Limited Conduction) 4. 離子傳導(Ion Conduction) 5. 普爾-夫倫克爾放射(Poole-Frenkel Emission). 35.
(48) 表 3.1 實驗中所使用藥品的相關資料 藥品名稱. 四氯化矽(SiCl4) 四氯化鉿(HfCl4) 乙醇(C2H5OH) 鹽酸(HCl). 純度. 廠商. 99.8%. Acros. 99.9%. Aldrich. 99.8%. Panreac J.T.Baker. 電子級 96%. 硫酸(H2SO4). J.T.Baker. 95%. 氨水(NH4OH). 景明化工. 48%. 氫氟酸(HF). Panreac. 30%. 過氧化氫(H2O2). 景明化工. BOE. J.T.Baker. 表 3.2 試片經爐管退火之表示代號 1Layer. 2Layers. 3Layers. 4Layers. 5Layers. 500℃. f5-1. f5-2. f5-3. f5-4. f5-5. 600℃. f6-1. f6-2. f6-3. f6-4. f6-5. 700℃. f7-1. f7-2. f7-3. f7-4. f7-5. 800℃. f8-1. f8-2. f8-3. f8-4. f8-5. 900℃. f9-1. f9-2. f9-3. f9-4. f9-5. 1000℃. f10-1. f10-2. f10-3. f10-4. f10-5. 36.
(49) 表 3.3 試片經快速退火之表示代號 1Layer. 2Layers. 3Layers. 4Layers. 5Layers. 600℃. R6-1. R6-2. R6-3. R6-4. R6-5. 700℃. R7-1. R7-2. R7-3. R7-4. R7-5. 800℃. R8-1. R8-2. R8-3. R8-4. R8-5. 900℃. R9-1. R9-2. R9-3. R9-4. R9-5. 1000℃. R10-1. R10-2. R10-3. R10-4. R10-5. 表 3.4 試片代號 (以一層為例) HfO2 furnace600-1 Hf100-f6-1 furnace700-1 Hf100-f7-1 furnace800-1 Hf100-f8-1 furnace900-1 Hf100-f9-1 furnace1000-1 Hf100-f10-1 RTA600-1 Hf100-R6-1 RTA700-1 Hf100-R7-1 RTA800-1 Hf100-R8-1 RTA900-1 Hf100-R9-1 RTA1000-1 Hf100-R10-1. Hf0.75Si0.25O2 Hf75-f6-1 Hf75-f7-1 Hf75-f8-1 Hf75-f9-1 Hf75-f10-1 Hf75-R6-1 Hf75-R7-1 Hf75-R8-1 Hf75-R9-1 Hf75-R10-1. 37. Hf0.5Si0.5O2 Hf50-f6-1 Hf50-f7-1 Hf50-f8-1 Hf50-f9-1 Hf50-f10-1 Hf50-R6-1 Hf50-R7-1 Hf50-R8-1 Hf50-R9-1 Hf50-R10-1. Hf0.25Si0.75O2 Hf25-f6-1 Hf25-f7-1 Hf25-f8-1 Hf25-f9-1 Hf25-f10-1 Hf25-R6-1 Hf25-R7-1 Hf25-R8-1 Hf25-R9-1 Hf25-R10-1.
(50) HfCl4 C2H5OH. 混合攪 拌2小 時. 加入 D.I. Water. 攪拌 2 小 時. Spin coater on Si wafer. 圖 3.1 HfO2 溶液製備流程. HfCl4. 混合攪拌 2 小時. 混合攪拌 2 小時. C2H5OH SiCl4 C2H5OH. 混合攪 拌2小 時. 稀釋後 攪拌 2 小時. Spin coater on Si wafer. 圖 3.2 矽酸鉿溶液製備流程. 38. 攪拌 2 小時.
(51) 50℃. 80℃. 120℃. 250℃. 450℃. 10min. 10min. 10min. 10min. 10min. 冷卻至 室溫. 續鍍下一層. 製程退 火. 圖 3.3 烘烤(Baking)流程. 圖 3.4 上電極形狀圖(Shadow mask pattern). 39.
(52) 圖 3.5 P 型(P-Type)的 MOS 結構. 圖 3.6 MIS 結構圖. 40.
(53) 10. Thickness(nm). 9. 8. ZrCl4:EtOH:H2O=1:1500:15 7. 6. 5. 3000. 4000. 5000. 6000. 7000. 8000. Revolutions(rpm). 圖 3.7 薄膜厚度對最終轉速的關係圖. 8000rpm. 8000. Revolutions(rpm). 7000. 7000rpm. 6000. 6000rpm. 5000. 5000rpm. 4000. 4000rpm. 3000. 3000rpm. 2000 1000 0 0. 5. 10. 15. 20. 25. 30. 35. Time(s). 圖 3.8 旋鍍製程轉速設定. 41. 40. 45. 50.
(54) o. HfCl4:EtOH:H2O=1:1500:15 150 C. 14. o. Thickness(nm). HfCl4:EtOH:H2O=1:1500:15 50 C 12. 10. 8. 6 3000. 4000. 5000. 6000. 7000. 8000. Revolutions(rpm). 圖 3.9 HfO2 分別在 150℃以及 50℃溫度下作烘烤的厚度比較 24 o. 150 C 3000rpm o 50 C 3000rpm. 22. Thickness(nm). 20 18 16 14 12 10 8. 500. 1000. 1500. Concentration ratio of HfCl4 圖 3.10 HfO2 在不同濃度(HfCl4: C2H5OH: D.I. Water =1:1500:15、 1:1000:15、1:500:15)以及烘烤溫度(150℃或 50℃)下的厚度變化. 42.
(55) 第四章 結果與討論. 4.1 薄膜厚度分析 利用橢圓偏光儀(ellipsometer)量測各薄膜經爐管(Furnace)退火或快速 熱退火 (RTA)後的厚度變化，如圖 4.1~4.10 所示。以爐管退火的部份， 由圖 4.2 顯示 Hf100 經爐管退火後厚度隨層數的變化以及圖 4.5~4.7 中 Hf75、Hf50、 Hf25 經爐管退火後厚度對於層數的關係中，可發現厚度 大致隨層數成一線性變化；此外，薄膜中所摻雜矽比例越高，相同層數 之膜厚的厚度越厚，一層之厚度大約為 4nm，每增加一層即增加 2nm 到 4nm 不等。而由圖 4.1 Hf100 經不同溫度爐管退火後的膜厚關係圖中，大 致上在低溫時，膜厚差距不大，但可以發現經 900℃以上爐管退火之薄膜 厚度斜率明顯上昇，這個結果在有摻雜矽的矽酸鉿(HfxSi1-xO2) 薄膜中則 並不明顯，推測為矽基板中矽原子向外擴散的結果，而這個推論可以從 高解析 X 光電子能譜儀(HRXPS)分析中矽含量的增加得到驗證(表 4.1~表 4.6 的 XPS 分析之各成份比例)，此外介面層的厚度亦有增加的趨勢(圖 4.11 爐管退火的介面層厚度以及 4.12 RTA 退火介面層厚度的比較)。 以 RTA 退火的部份，由 Hf100(圖 4.4)以及 Hf75、Hf50、 Hf25 (圖 4.8~4.10)經 RTA 退火後的厚度對層數變化中，圖中顯示摻雜矽的含量比 例越高，在相同的製程溫度中，薄膜厚度會有些微的增加，RTA 退火中 900℃以及 1000℃退火雖然只持溫 30 秒，但在鍍覆一層時退火完成後， 所量測出的厚度較二層為厚，其中原因為橢圓偏光儀(ellipsometer)所量測 到的膜厚，從一層的厚度高於二層的厚度中推測應是介面層厚度以及介. 43.
(56) 電層厚度的相加所得到的結果(介面層厚度在 4.2 節中討論)，而厚度的提 升猜測為薄膜未退火前的厚度太薄，以致於介面層厚度增加很多，而二 層之後的薄膜，雖然介面層也很厚，但推測有稍微受到介電層的厚度提 升的影響，介面層增加的厚度推測計算出來後，沒有一層多，也有可能 為高溫對於擴散的因素較優於時間的因素，因為在相同層數時，摻雜矽 含量的增加時，溫度的提高會使厚度有明顯高於相同層數但較低溫的趨 勢(圖 4.4 Hf100 為 1000℃、圖 4.8 Hf75 為 1000℃、圖 4.9 Hf50 為 900℃ 以及圖 4.10 Hf25 為 800℃，此溫度為厚度明顯提升的臨界溫度)，而 Hf100 以及 Hf75 都為 1000℃，猜測為 900℃以及 1000℃RTA 退火時間為 30 秒， 因此在 Hf75 以及 Hf100 可能較無法明顯區別。綜合比較 RTA 退火以及 爐管退火的試片厚度比較，薄膜量測顯示的厚度為 RTA 退火較厚於爐管 退火。. 4.2 介面層厚度分析 利用橢圓偏光儀(ellipsometer)所量測的厚度中，從 4.1 節 RTA 高溫退 火量測的薄膜厚度中發現，有不成線性比例的趨勢，甚至有出現鍍膜一 層退火的厚度高於二層的厚度，所以合理的推測出所量測的薄膜厚度是 有包含介電層以及介面層的厚度，所以利用 ellipsometer 所量測的出來的 薄膜厚度值隨不同層數變化使用外插法到層數為零時，得到推估之 Hf100、Hf75、Hf50、Hf25 與矽基板間介面層的厚度。在圖 4.11 爐管退 火後的介面層厚度中可以發現，經 700℃爐管退火時的介面層厚度最薄， 在更低溫或高溫熱處理介面層厚度均較厚於 700℃退火的介面層厚度，推. 44.
(57) 測為低溫處理時薄膜緻密度較差，氧較易擴散到薄膜與矽基板介面因而 產生較厚介面層，但隨著溫度的提高，緻密性的上昇使氧的擴散較困難， 所以介面層的厚度較薄，但隨溫度再提高，氧擴散係數隨溫度快速上升， 因而使介面層厚度又增加。而圖 4.12 中 RTA 退火後的介面層厚度，亦 有在 700℃為較薄的趨勢。另外，含矽成份的薄膜 (Hf25、Hf50、Hf75) 的 介面層厚度皆比不含矽(Hf100)的介面層薄，可能與矽酸鉿薄膜與矽基板 之熱穩定更佳有關，因此介面層不致增加太快。. 4.3 結晶特性分析 鍍覆 HfO2 薄膜以及 HfxSi1-xO2 薄膜時，摻雜 Si 的比例有 X = 0.25(Hf25)、0.5(Hf50)、0.75(Hf75)、1( HfO2 )四種比例，在此探討 500℃ ~1000℃爐管退火或 600℃~1000℃RTA 退火，以及厚度對薄膜結晶性的 影響。 圖 4.13 Hf100 經 1000℃爐管退火中，可以發現厚度較厚的結晶性優 於薄的， 而較薄的部份，並無觀測到有明顯的繞射峰出現，可能的原因 為厚度薄之薄膜較不易結晶，另外也可能厚度太薄以致於產生建設性的 干涉 XRD 的訊號較弱，在 1000℃退火中，發現四層以上的薄膜，結晶 相皆為單斜晶相(Monoclinic 相)[37-38]。在圖 4.14 中五層厚的 Hf100 經爐 管退火， 退火溫度從 500℃~1000℃，發現 500℃~700℃間並無明顯的結 晶相產生，而 800℃除了在 Monoclinic 相( 111 )方向有稍弱的繞射峰外，在 30.780 附近有發現一個 Tetragonal 或是 Cubic 相，因為結構上的相似，所 以其無法明顯區分為 Tetragonal 或是 Cubic 相，暫時以 T 相來稱之[38]，. 45.
(58) 然而在爐管退火 900℃時，T 相的消失，以及產生新的 Monoclinic 相 (111)，推測在 800℃~900℃應有相變化的產生。 圖 4.15 所顯示不同層數的 Hf100 經 1000℃RTA 退火試片中， Hf100-R10-2 出現明顯( 111 )Monoclinic 相的結晶方位，隨著厚度的增加， 發現結晶性越好，某些方向的繞射峰在四層時也逐漸產生。而在圖 4.16 各溫度五層的 Hf100 經 RTA 退火的比較中， Hf100-R6-5 就有 Monoclinic 相產生，隨著退火溫度提高，結晶性亦隨之變好。所以從爐管退火在 800 ℃得到結晶性方向的圖，可知 RTA 退火的方式，結晶性較為優良。 圖 4.17 為不同成份比例的薄膜(Hf75、Hf50、Hf25)經 1000℃爐管退 火，發現有摻雜矽的薄膜，均沒有發現明顯的結晶情形，在較低溫以及 較薄的薄膜結晶更不明顯，所以利用 1000℃爐管退火無法產生結晶相， 推論是摻雜矽的成份，使結晶所需的溫度提高，這個結果與圖 4.13 中 1000℃爐管退火中的 Hf100 的曲線比較可以相互的對應出來。 圖 4.18 所顯示不同成份比例(Hf75、Hf50、Hf25)的試片經 1000℃RTA 退火的比較圖中，可以發現到 Hf 含量越高，T 相(111)方位的結晶性越低， 在 Hf75 的成份比例中發現有 HfO2 的 Monoclinic 相產生，在 Hf100 時， 已經沒有 T 相(111)方向的繞射峰被發現。HfxSi1-xO2 經不同溫度 RTA 退 火如 4.19(a)、(b)、(c)所示，其顯示矽含量提高，結晶溫度即會提高，圖 4.19 的 Hf25 需要 900℃以上才有結晶的產生，而 Hf 含量在 50%時，在 800℃就產生些微的結晶，在 Hf75 只需要 700℃就會產生結晶相，而在 圖 4.16 中 Hf100 在 600℃就會產生結晶，所以可明顯發現矽含量越高， 結晶溫度即會升高的現象。由圖 4.19(a)Hf75 中可知 RTA 熱處理溫度要達. 46.
(59) 到 1000℃才有 Monoclinic 相產生。. 4.4 XPS 薄膜特性分析 將鍍在矽基板上經退火的薄膜利用高解析 X 光光電子能譜儀進行分 析。分析前先做粗掃，粗掃全譜圖中會出現 C1s 的訊號，並利用此 C1s 位置為基準作橫軸鍵結能(Binding energy)位置的校正。利用文獻[39~43]可 以判別出原子間的鍵結能。. 4.4.1 HfO2 薄膜特性分析 圖 4.20 顯示經不同爐管熱處理退火條件之氧化鉿(Hf100)的 XPS 圖 中，由(a)圖發現不同熱處理條件下 Hf4f 沒有明顯的鍵結能量偏移，而 16.6 eV 和 18.2 eV 的能量對照文獻[40~43]為 HfO2 的鍵結能譜，而(b)圖中，O1s 有些微往高鍵結能偏移，推斷為矽的擴散進入薄膜中所致，而在(c)圖也 可以明確發現到矽的成份在 900℃有些微的成長，在 1000℃就可以明顯 看到矽的訊號，其中 99.3eV 附近為矽基板的能譜，而 102-103eV 附近為 Silicates[43,47]。 圖 4.21 為不同層數氧化鉿(Hf100)經爐管退火的 XPS 圖，由圖(a)發 現氧化鉿越厚，Hf4f 越往 HfO2(16.6eV)的位置移動，而(b)O1s 能譜圖中， 可察覺厚度越厚，有稍微往高能階 HfO2(530.3eV)的位置偏移，而(c)Si2p 能譜圖中，Hf100-f9-1 的 99.3eV 附近，推斷為矽基板的能譜，因為膜太 薄，所以才檢測到基板的能譜，而 102eV 附近為 Silicates，較厚的 Hf100-f9-4 以上就已經幾乎發覺不到 Silicates 的鍵結，代表 Silicates 形成. 47.
(60) 在薄膜靠近介面層附近。 圖 4.22 顯示氧化鉿(Hf100)經不同溫度 RTA 熱處理的 XPS 圖，在圖 4.22(a)中可發現溫度越高(RTA800℃~1000℃)Hf4f 會有些微往高能階方 向偏移的現象，圖 4.22 (b)O1s 能譜圖中，溫度越高，亦有稍微往高能階 的位置偏移，圖 4.22 (c)Si2p 能譜圖中，溫度越高 102eV 附近的矽酸鹽類 (Silicates)能量越強，表示有越多矽酸鉿鹽類(Hafnium Silicates) 產生。Hf4f 與 O1s 偏移的因素是因為共價陽離子 Si 會影響 Hf-O-Si 各離子間的電荷 轉移，HfO2 以及 SiO2 是共用一個氧離子的外層電子來相互連結，所以當 Si2p 因矽酸鉿中的矽比例的上昇而偏向高鍵結能時，Hf4f 也會跟著往高 鍵結能方向偏移。 圖 4.23 為不同層數氧化鉿(Hf100)經 RTA 退火後的 XPS 圖，由圖 4.23 (a)發覺 Hf100-R9-1 的 Hf4f，偏移到超過 HfO2(16.6eV)的位置，且訊號峰 相較其他的層數較為不陡峭，顯示為較複雜的鍵結狀況，推測為熱處理 過程有較多矽擴散至介面並與 Hf 產生鍵結，而 Hf100-R9-2 以上，薄膜 厚度提高，XPS 的偵測深度將遠離介面層，所以介面層的訊號會下降， 即會越來越趨近 HfO2(16.6eV)的位置，圖 4.23 (b)O1s 圖中，層數越多， 有稍微往高能階 HfO2(530.3eV)的位置偏移，在一層的部份，沒有明顯的 尖峰的訊號，也可以證明其介面為較複雜的鍵結狀態，圖 4.23 (c)Si2p 圖 中，Hf100-f9-1 的訊號以 SiO2(103.3eV)為主，推測應為介電層薄膜較薄， 而 Silicates 的介面厚度也較薄，所以探測到介面的 SiO2 氧化層，而在二 層中，就以 Silicates 的訊號為主，再讓層數提高後，矽的訊號即降低， 表示所探測到的部份，越遠離介面層的部份。. 48.
(61) 4.4.2 HfxSi1-xO2 薄膜特性分析 爐管退火以 f9-3 來觀測摻雜矽比例的不同，從四種比例 Hf100-f9-3、 Hf75-f9-3、Hf50-f9-3、Hf25-f9-3 來比較，圖 4.24 爐管退火矽酸鉿(HfxSi1-xO2) 摻雜矽比例不同中，矽的原子比上升，Hf4f、Si2p、O1s 的鍵結能會往較 高的地方偏移，此結果與文獻[50]所發表的論文相符。 以 R9-3 來觀測摻雜不同比例矽的薄膜受 RTA 退火的影響，以四種 比例 Hf100-R9-3、Hf75-R9-3、Hf50-R9-3、Hf25-R9-3 來比較，由圖 4.25 可以明顯發現矽的原子比例上升時，Hf4f、Si2p、O1s 的鍵結能會往較高 的地方偏移，這與爐管退火的結果相似，但在 O1s 部份可以明顯看到有 摻雜矽的部份會有偏移到 532eV 的位置，明顯與純氧化鉿的 530.3eV 不 同位置，從文獻上指出為 Si-O 的鍵結能，暗示有相分離的狀況，其結果 與爐管退火不同的原因，推測在於升溫速率的快慢(爐管升溫速度較為緩 慢)。. 4.4.3 薄膜成份比例分析 利用 XPS 分析可得半定量之薄膜成份比例，如表 4.1~4.6 以及圖 4.26~ 圖 4.31 所示。由圖表可以發現矽成份在較薄薄膜的比例較高，其可能原 因如下：第一可由表中數據得知熱處理溫度越高，矽的成份比例越高， 且從表 4.1 中的 Hf100-f9-3 以及表 4.2 中的 Hf100-R9-3 中，亦可知 RTA 退火促使矽擴散的效率要優於爐管退火；第二為較薄的薄膜因其厚度過 薄，推測 XPS 的探測深度已涵蓋介電層的厚度範圍，所以已探測到介面. 49.
(62) 層甚至達到矽基板的部份，依據以上兩項因素，矽的成份比例偏高。. 4.5 薄膜材料電性分析 4.5.1 電極後退火對電性的影響 4.5.1.1 電極後退火對漏電流密度的影響 由圖 4.32 所示為電容結構之漏電流密度-電壓圖，高介電材料經 700 ℃爐管退火後，鍍上上/下電極後，測量其漏電流退火前(a)以及經氮氣氛 下 300℃電極退火 10min 後(b)之特性變化，可以發覺漏電流密度在經過 電極退火後，由 10-7 降到 10-8 左右，這可能是後退火處理改善了金屬與 氧化物間的缺陷所致，圖 4.33 HfO2 則取圖 4.32 中 1V 的外加偏壓下的漏 電流密度作比較，亦可發現整體漏電流密度經電極退火後，漏電流密度 有下降的趨勢。. 4.5.1.2 電極退火對電容-電壓 特性的影響 電極退火對電容 電壓(C-V)特性的影響 電壓 圖 4.34 HfO2 爐管退火 900℃，未經電極退火的 4.34(a)，其平帶電壓 大約偏移了-2.5V 左右，而經由氮氣氛下 300℃電極退火 10min 的 4.34(b) 中，平帶電壓大約只偏移-1.5V 左右，平帶電壓(flat band voltage,VFB)帶為 水準時，此時所外加的電壓稱平帶電壓，所儲存的總電荷為平帶電容值， 而在空乏情況下電容為空乏區半導體離子化的電荷所貢獻的電容與氧化 層電容互相串聯，串聯公式為：. 1 1 1 = + C C S (ψ S ) COX. 50.
相關文件
• Strange metal state are generic non-Fermi liquid properties in correlated electron systems near quantum phase transitions. • Kondo in competition with RVB spin-liquid provides
Eddy currents –EM braking.. Eddy currents – metal
雙極性接面電晶體(bipolar junction transistor, BJT) 場效電晶體（field effect transistor, FET）.
Kwong, “Metal nanocrystal memory with high-k tunneling barrier for improved data retention, ” IEEE Trans. Electron
This thesis focuses on the use of low-temperature microwave annealing of this novel technology to activate titanium nitride (TiN) metal gate and to suppress the V FB
To investigate the characteristic of HfZrO x used a gate dielectric, we measured the gate leakage current, mobility and transistor performance.. Therefore,
Atomic structure of hydrous ruthenium oxide coating on CNT substrate with 5 minutes of deposition period, (a) HRTEM image of specimen and (b) higher magnification of HRTEM
In this study, we report the preparation of metal Zinc (Zn) and Zinc oxide (ZnO) nanoparticles using an evaporation/condensation aerosol process via horizontal tube furnace
