低功率鎖相迴路與電壓控制振盪器之設計與實現

全文

(1)國立臺灣師範大學應用電子科技學系碩士論文指導教授：蔡政翰博士低功率鎖相迴路與電壓控制振盪器之設計與實現 Design and Implementation of Low-Power Phase-Locked Loop and Voltage Control Oscillator. 研究生：周健帄撰中華民國 102 年 07 月.

(2)

(3) 低功率鎖相迴路與電壓控制振盪器之設計與實現學生：周健帄. 指導教授：蔡政翰. 國立臺灣師範大學應用電子科技學系碩士班. 摘. 要. 隨著無線通訊產業蓬勃發展，高速率傳輸資料是必需的。然而在無線通訊系統中需要穩定且乾淨的振盪源。因此鎖相迴路是相當重要的角色。本論文使用了 TSMC CMOS 0.18-µm 製程實現可操作在 5.568 GHz 頻段上的鎖相迴路以及使用 TSMC CMOS 90-nm 製程實現在 K-band 頻段上的變壓器回授之電壓控制振盪器。在這次設計操作在 5.568 GHz 頻段上的鎖相迴路過程中，我們使用低功耗的真單向相位時脈(True Single Phase Clock, TSPC)與低電壓操作的變壓器回授之電壓控制振盪器來達到節省功耗之效果。本論文依序說明了應用於 K-Band 低功耗 CMOS 變壓器回授之電壓控制振盪器與鎖相迴路，分別在第三章與第四章呈現。在第三章實現出了一個低電壓且操作在 K 頻段上的電壓控制振盪器，其功率消耗為 1 mW。其相位雜訊為-95.37 dBc/Hz @ 1 MHz。第四章設計了一個操作在 5GHz 頻段上的鎖相迴路，整體的功率消耗約為 9.23 mW，其相位雜訊為-106.23 dBc/Hz @ 1 MHz 與-121.63 dBc/Hz @ 10 MHz。關鍵字：5GHz 頻段鎖相迴路、CMOS、變壓器回授之電壓控制振盪器、K-Band 低功耗 CMOS 變壓器回授之電壓控制振盪器. I.

(4) Design and Implementation of Low-Power Phase-Locked Loop and Voltage Control Oscillator Student：Jian-Ping Chou. Advisors：Dr. Jeng-Han Tsai. Department of Applied Electronics Technology National Taiwan Normal University. ABSTRACT. With the rapid growth of wireless communication system, the high speed data-rate is required. For wireless communication applications, a stable and clean local oscillator is required. Therefore, phase-locked loop is a key component in wireless transceiver. In addition, due to the limitation of battery capacity for handheld device, the low-power is an important design issue. In this thesis, a low power phase-locked loop and a K-band low power CMOS transformer-feedback voltage control oscillator are presented by using TSMC CMOS 0.18-µm and 90-nm process, respectively. This thesis implements a K-band transformer-feedback voltage controlled oscillator and phase-locked loop in chapter 3 and chapter 4, respectively. The K-band transformer-feedback voltage controlled oscillator is presented in chapter 3. The power consumption and the phase noise of the frequency synthesizer are 1 mW and -95.37 dBc/Hz at 1 MHz offset, respectively. In chapter 4, a 5.568 GHz phase-locked loop is presented, which power consumption is 9.23 mW and measured phase noise is -106.23 dBc/Hz at 1 MHz offset.. Keywords: 5.568 GHz Phase-locked loop, CMOS, Transformer-Feedback VCO, K-band low power CMOS transformer-feedback VCO II.

(5) 誌. 謝. 碩班生涯即將結束，並邁向另一個旅程的開始。這一路上遇到的許多貴人相助，若沒有你們支持，我想我很難堅持下去。首先，感謝我的指導教授蔡政翰博士，感謝老師的包容與學術研究上給予細心教導，不實的討論並授予許多專業知識指點我正確的方向，同時在與老師相處以來的這些日子中，學到許多做人處事的態度，使我在這些年中獲益匪淺。尤其老師對學問的嚴謹更是我輩學習的典範。感謝黃天偉教授以及張鴻埜教授撥冗擔任我的碩士班學位的口詴委員，並提供許多寶貴的意見，使得本論文更加完善。感謝台大博士班葉景富學長、郭彥宏學長、高崑堯學長，幫助我解答電路上的問題，以及量測時的幫助。感謝師大碩班施宏達學長、林益璋學長，耐心的帶領我指導我，在研究電路時應有的耐心，並解惑了我非常多關於微波電路或鎖相迴路上的觀念，且在下晶片時，適時的在旁提醒與幫助，能在碩士班生活中遇到這兩位學長的幫助，本人感到非常的榮幸與深深的感謝。感謝系辦的鄭琇文學姐、蘇婷節助教、黃士恆學長、葉嘉安學長及院長室的琼姿姐，對於課務文件申辦的協助。感謝 MSIC Laboratory 已畢業的賴宏璟學長、施登耀學長、廖述立學長、謝正恩學長以及郭建宏博士在碩士研究生活的給予一些建議與幫助及陪伴。感謝 RFIC Laboratory 的同窗林繼揚、與 MSIC Laboratory 的同學馬瑜傑、王冠勳、林翰江、以及其他實驗室的同學賴拓文、胡育碩、葉幸彰、王鉅凱、劉方哲一起渡過在碩士班研究生活上的陪伴與歡笑以及學業上的協助。感謝 RFIC Laboratory 全體學弟鍾懿威、趙家祥、王人緯、黃紹緯、歐陽弘文、張瑞安、張耀仁、張嘉玲、郭胤廷、謝澤毅、林政言、許敬易、林孙恆、以及 MSIC Laboratory 的學弟黃昶暘、林珈慧、張欽德、張懷霈、陳俊忠，在實驗室的 III.

(6) 幫忙與協助以及生活上的陪伴，感謝你們讓實驗室充滿歡笑。感謝我的家人父親周世文先生、母親陳慧卿小姐與妹妹周亞臻小姐，從小培育我做人處事的態度，總是無條件默默支持我的決定，並且包容我的缺點，讓我能順利完成學業，謝謝。謹以本論文獻給我愛及關心我的人，所有的榮耀與喜悅願與你們一同分享。周健帄 2013.08.20 國立台灣師範大學科技學院 LAB 515. IV.

(7) 目. 錄. 第一章緒論 ...................................................................................................................1 1.1 研究背景與動機 ...................................................................................................1 1.2 論文架構 ...............................................................................................................1 第二章鎖相迴路的基本觀念 .......................................................................................3 2.1 相位頻率偵測器(PHASE FREQUENCY DETECTOR, PFD) .....................................4 2.2 充電泵(CHARGE PUMP, CP) ..............................................................................10 2.3 迴路濾波器(LOOP FILTER, LP)...........................................................................16 2.4 頻率除頻器(FREQUENCY DIVIDER, FD) .............................................................18 2.5 電壓控制振盪器(VOLTAGE CONTROL OSCILLATOR, VCO) ..............................19 2.6 鎖相迴路分析 .....................................................................................................20 第三章應用於 K-BAND 低功耗變壓器回授之低電壓電壓控制振盪器設計與實現 .......................................................................................................................................29 3.1 電壓控制振盪器簡介 .........................................................................................29 3.1.1 電壓控制振盪器應用 ..................................................................................29 3.1.2 振盪原理 ......................................................................................................30 3.1.3 電壓控制振盪器比較 ..................................................................................31 3.2 相位雜訊(PHASE NOISE)定義.............................................................................32 3.3 LC 振盪器電路設計 .........................................................................................36 3.4 LC 振盪器分析....................................................................................................37 3.5 在 LC 壓控振盪器的被動元件 ........................................................................39 3.5.1 電感(Inductance)..........................................................................................39 3.5.2 變容器(Varactor) .........................................................................................44 I.

(8) 3.6 電路架構比較 .....................................................................................................47 3.7 K-BAND 低功耗變壓器回授之電壓控制振盪器電路分析 ...............................48 3.8 K-BAND 低功耗變壓器回授之電壓控制振盪器電路設計 ...............................51 3.8.1 三線圈變壓器與變容器模擬 ......................................................................52 3.8.2 K-band 低功耗變壓器回授之電壓控制振盪器模擬結果..........................54 3.9 K-band 低功耗變壓器回授之電壓控制振盪器量測結果.............................57 3.10 結果與討論 .......................................................................................................59 第四章低功耗鎖相迴路之設計與實現 .....................................................................67 4.1 簡介 .....................................................................................................................67 4.2 架構與電路設計 .................................................................................................68 4.2.1 相位頻率偵測器 ..........................................................................................68 4.2.2 充電泵 ..........................................................................................................73 4.2.3 三階低通濾波器 ..........................................................................................77 4.2.4 電壓控制振盪器 ..........................................................................................77 4.2.5 除頻器 ..........................................................................................................81 4.2.6 鎖相迴路系統 ..............................................................................................83 4.3 低功耗鎖相迴路模擬結果 .................................................................................85 4.3.1 相位頻率偵測器與充電泵 ...........................................................................86 4.3.2 變壓器與變容器的模擬 ...............................................................................86 4.3.3 變壓器回授之電壓控制振盪器的模擬結果 ...............................................90 4.3.4 除頻器 ..........................................................................................................92 4.3.3 鎖相迴路系統模擬 ......................................................................................94 4.4 低功耗鎖相迴路的量測結果 .............................................................................98 4.5 結果與討論 .......................................................................................................107. II.

(9) 第五章結論 ...............................................................................................................115 參考文獻…………………………………………………………………………….117 作者簡歷…………………………………………………………………………….123 學術成就…………………………………………………………………………….125. III.

(10) 圖. 目. 錄. 圖 2-1 電流幫浦型的鎖相迴路方塊圖 ..........................................................................3 圖 2-2 理想相位偵測器的特性曲線 ..............................................................................4 圖 2-3 理想相位偵測器的時序圖 ..................................................................................5 圖 2-4 三態相位頻率偵測器的狀態圖 ..........................................................................6 圖 2-5 理想相位頻率偵測器之特性曲線 ......................................................................7 圖 2-6 典型相位頻率偵測器與時序圖 ..........................................................................8 圖 2-7 相位頻率偵測器設計主要考量特性圖 ..............................................................8 圖 2-8 相位頻率偵測器的死區(DEAD ZONE)與鎖相迴路的抖動(JITTER)之關係.9 圖 2-9 充電泵在鎖相迴路位置圖 ................................................................................10 圖 2-10 (A)電壓式充電泵 (B)電流式充電泵 .............................................................11 圖 2-11 基本電流是充電泵架構(A)開關在汲極端 (B)開關在閘極端 (C)開關在源極端 ...............................................................................................................................13 圖 2-12 充放電電流不匹配的問題 .............................................................................14 圖 2-13 (A)通道電荷注入效應 (B)時脈饋入效應 .....................................................14 圖 2-14 電荷分享效應 .................................................................................................16 圖 2-15 迴路濾波器設計主要考量特性圖 ..................................................................17 圖 2-16 被動型式濾波器：(A)一階濾波器 (B)二階濾波器 (C)三階濾波器 ........18 圖 2-17 頻率除頻器在鎖相迴路位置圖 ......................................................................19 圖 2-18 理想壓控震盪器轉移曲線圖 .........................................................................19 圖 2-19 鎖相迴路的線性模型 .....................................................................................21 IV.

(11) 圖 2-20 二階迴路低通濾波器 .....................................................................................21 圖 2-21 三階鎖相迴路的線性模型 .............................................................................22 圖 2-22 三階鎖相迴路的開迴路響應波德圖 .............................................................23 圖 2-23 三階迴路濾波器 .............................................................................................26 圖 3-1 基本無線通訊接系統架構圖 ............................................................................30 圖 3-2 線性回授系統 ....................................................................................................30 圖 3-3 簡易環形振盪器 ................................................................................................31 圖 3-4 傳統 LC 振盪器 ................................................................................................32 圖 3-5 訊號相量偏移量 ...............................................................................................33 圖 3-6 (A)理想上 (B)實際上振盪器的功率頻譜圖 ...................................................34 圖 3-7 LESSON MODEL .............................................................................................35 圖 3-8 (A)理想 LC 電路 (B)實際 LC 電路 (C)並聯等效電路 .................................38 圖 3-9 交叉耦合對 .......................................................................................................38 圖 3-10 典型的螺旋型電感等效電路圖 .....................................................................40 圖 3-11 矽基底感應產生的渦流電流 .........................................................................42 圖 3-12 在帄面電感裡的渦流電流 ..............................................................................43 圖 3-13 NMOS 變容器 (A)剖面圖 (B) 電容值對控制電壓的關係變化曲線圖 ....44 圖 3-14 PMOS 變容器 (A)剖面圖 (B)電容值對控制電壓的關係變化曲線圖 .......45 圖 3-15 反轉模式 MOS 變容器 (A)剖面圖 (B)電容值對控制電壓的關係變化曲線圖 ...................................................................................................................................46 圖 3-16 累增模式 MOS 變容器 (A)剖面圖 (B)電容值對控制電壓的關係變化曲線 V.

(12) 圖 ...................................................................................................................................46 圖 3-17 主動電路架構圖 ..............................................................................................48 圖 3-18 線性回授系統 ..................................................................................................49 圖 3-19 等效半電路的小訊號模型圖 .........................................................................49 圖 3-20 變壓器回授的壓控振盪器電路圖 .................................................................51 圖 3-21 三線圈變壓器架構圖 .....................................................................................52 圖 3-22 三線圈變壓器 (A)電感值 (B)品質因素 ......................................................53 圖 3-23 三線圈變壓器 (A)互感值 (B)耦合係數 .......................................................53 圖 3-24 可變電容的模擬 (A)可變電容的容值 (B)可變電容的品質因素 ...............54 圖 3-25 K-BAND 低功耗變壓器回授之電壓控制振盪器調變頻率範圍圖 .............55 圖 3-26 K-BAND 低功耗變壓器回授之電壓控制振盪器相位雜訊圖 .....................55 圖 3-27 K-BAND 低功耗變壓器回授之電壓控制振盪器輸出頻譜圖 .....................56 圖 3-28 K-BAND 低功耗變壓器回授之電壓控制振盪器 (A)晶片佈局圖 (B)晶片微影圖 ...........................................................................................................................56 圖 3-29 在供應電壓源為 1.1 V 時，調變範圍量測圖 ..............................................58 圖 3-30 在供應電壓源為 1.1 V 時，相位雜訊量測圖 ..............................................58 圖 3-31 K-BAND 低功耗變壓器回授之電壓控制振盪器輸出頻譜量測圖 .............59 圖 3-32 電壓控制振盪器的調變範圍 (A)模擬修正前與量測比較 (B)模擬修正後與量測比較(C)模擬修正前、後比較 ..............................................................................61 圖 3-33 變容器電路圖與佈局圖 ..................................................................................61 圖 3-34 電壓控制振盪器的調變範圍模擬修正後比較圖 ..........................................62 VI.

(13) 圖 3-35 電壓控制振盪器的調變範圍模擬修正後比較圖 ..........................................63 圖 3-36 電壓控制振盪器的調變範圍模擬修正後比較圖 ..........................................63 圖 3-37 K-BAND 低功耗變壓器回授之電壓控制振盪器模擬修正後電路圖 .........64 圖 4-1 本次鎖設計的鎖相迴路架構 ...........................................................................68 圖 4-2 靜態相位頻率偵測器 .......................................................................................70 圖 4-3 動態相位頻率偵測器架構圖 ...........................................................................71 圖 4-4 動態相位頻率偵測器時序圖 ...........................................................................71 圖 4-5 FREF 相位領先 FFB 時 ....................................................................................72 圖 4-6 FREF 相位落後 FFB 時 ....................................................................................72 圖 4-7 動態相位頻率偵測器之特性曲線 ...................................................................73 圖 4-8 充電泵電路架構 ...............................................................................................74 圖 4-9 充電泵電路架構 ...............................................................................................74 圖 4-10 充電泵電路架構圖 .........................................................................................75 圖 4-11 低電壓充電泵之充放電曲線圖 .....................................................................76 圖 4-12 三階迴路濾波器 .............................................................................................77 圖 4-13 變壓器回授的電壓控制振盪器電路圖 ..........................................................78 圖 4-14 變壓器回授的電壓控制振盪器(A)注入鎖定機制(B)半電路 .......................79 圖 4-15 變壓器回授的電壓控制振盪器小訊號模型 ..................................................79 圖 4-16 靜態除頻器(A)電路方塊圖 (B)時序圖 ........................................................81 圖 4-17 由 YUAN 與 SVENSSON 所提出的 TSPC ..................................................82 圖 4-18 除頻器架構圖 .................................................................................................83 VII.

(14) 圖 4-19 NATIONAL SEMICONDUCTOR PLL LOOP FILTER DESIGN 程式介面圖 .......................................................................................................................................85 圖 4-20 三階迴路濾波器電路圖與電阻、電容值 .....................................................85 圖 4-21 相位頻率偵測器與充電泵的模擬 .................................................................86 圖 4-22 (A)變壓器架構圖(B)變壓器以 2.5D 方式呈現 .............................................87 圖 4-23 變壓器等效模型 .............................................................................................87 圖 4-24 變壓器的模擬 (A)變壓器的電感值 (B)變壓器的 Q 值 .............................88 圖 4-25 變壓器的模擬 (A)變壓器的互感量 (B)變壓器的耦合係數 ......................89 圖 4-26 可變電容的模擬 (A)可變電容的容值 (B)可變電容的品質因素 ..............89 圖 4-27 變壓器回授之電壓控制振盪器調變頻率範圍模擬結果.............................90 圖 4-28 變壓器回授之壓控振盪器相位雜訊模擬結果 .............................................91 圖 4-29 操作頻率與輸入功率作圖 .............................................................................93 圖 4-30 操作頻率與供應電壓作圖 .............................................................................93 圖 4-31 由 TSPC 組成的除 32 除頻器 .......................................................................94 圖 4-32 開迴路轉移函數的頻率響應 .........................................................................95 圖 4-33 使用 SIMULINK 模擬之鎖相迴路的鎖定圖 ...............................................95 圖 4-34 使用 SPECTRERF 模擬之鎖相迴路的鎖定圖 .............................................96 圖 4-35 鎖相迴路鎖定後 (A)輸出漣波圖 (B)輸出漣波頻譜圖 ..............................97 圖 4-36 鎖相迴路鎖定後 (A)輸出波形圖 (B)輸出波形頻譜圖 ..............................97 圖 4-37 鎖相迴路的晶片佈局圖 .................................................................................98 圖 4-38 GND PAD 與 DC PAD 之間差異圖 ..............................................................99 VIII.

(15) 圖 4-39 低功耗鎖相迴路的晶片微影圖 ...................................................................100 圖 4-40 穩壓電容與晶片圖 .......................................................................................101 圖 4-41 模擬穩壓電容電路圖 ...................................................................................102 圖 4-42 穩壓電容的模擬結果 ...................................................................................102 圖 4-43 輸入功率與輸入頻率關係圖 ........................................................................104 圖 4-44 輸入功率與輸入頻率關係圖 ........................................................................104 圖 4-45 鎖定在 5.408GHZ 時的輸出頻譜圖 ...........................................................105 圖 4-46 鎖定在 5.408GHZ 時的相位雜訊圖 ...........................................................105 圖 4-47 低電壓時，鎖定在 5.504 GHZ 時的輸出頻譜圖 .......................................106 圖 4-48 低電壓時，鎖定在 5.504GHZ 時的相位雜訊圖 ........................................106 圖 4-49 鎖相迴路與訊號產生器的相位雜訊圖 .......................................................108 圖 4-50 低電壓時，鎖相迴路與訊號產生器的相位雜訊圖 ...................................109 圖 4-51 電壓控制振盪器加入考慮寄生電容的位置 ................................................110 圖 4-52 電壓控制振盪器修正後的調變範圍模擬結果 ............................................111 圖 4-53 晶片中穩壓電容的模擬結果 ........................................................................112 圖 4-54 晶片中穩壓電容與 PCB 板上穩壓電容一起模擬結果 ..............................112 圖 4-55 模擬晶片中穩壓電容與 PCB 板上穩壓電容電路圖 .................................113 圖 4-56 晶片中穩壓電容與 PCB 板上省略 C1~C4 穩壓電容後的模擬結果 .........113. IX.

(16) 表. 目. 錄. 表 2-1 相位邊限與 Γ 值的關係 ...................................................................................24 表 3-1 模擬與量測數據比較表 ...................................................................................60 表 3-2 K-BAND 變壓回授之電壓控制振盪器文獻比較表 ..........................................65 表 4-1 除頻器比較表 ...................................................................................................83 表 4-2 應用於 5GHZ 鎖相迴路的系統規格表............................................................84 表 4-3 變壓器等效模型電容與電阻值對照表 ............................................................88 表 4-4 模擬數據比較表 ...............................................................................................91 表 4-5 電壓控制振盪器文獻比較表 ...........................................................................92 表 4-6 穩壓電容值與供應電壓對照表 ......................................................................101 表 4-7 穩壓電容值 .....................................................................................................102 表 4-8 鎖相迴路文獻比較表 .....................................................................................114. X.

(17) 第一章緒論. 1.1 研究背景與動機近幾年來講求高速傳輸資料的時代，因此許多應用已朝高頻段上發展，例如，衛星通訊、光纖通訊、雷達系統以及無線區域網路(Wireless Local Area Network, WLAN)。在這些無線通訊系統中，接收端與發射端皆與電壓控制振盪器相關聯，而電壓控制振盪器又與鎖相迴路是密不可分的關係，由於鎖相迴路提供穩定且純淨的訊號源，將時脈以不失真且同步來避免系統誤動作，由此可知鎖相迴路已經廣泛被作為升、降頻器的本地振盪源。過去幾年來收發器都是由分散元件所組成，也因此使收發器的體積較大，成本也相對提高，並且同時需要較大消耗功率。近幾年來電子產品隨著深次微米 (deep-submicron)CMOS 製程技術發展逐漸成熟，CMOS 製程技術擁有晶片面積縮小、高整合度以及低功耗的優點，因此可將許多不同功能的電路，如數位、類比、射頻電路皆整合在一起，以達到晶片面積縮小與系統整合晶片(System-On-Chip, SOC)為目的。另外隨著時代演進，手持行動裝置與消費性電子產品中，均為了延長電子產品待機及使用時間，因此在系統整合晶片上將朝低電壓、低功耗為設計目標。. 1.2 論文架構本論文共分為六個章節:第一章主要敘述本論文的動機，第二章主要敘述鎖相迴路所包含的子元件以及系統分析，第三章主要敘述 K-band 的低功耗變壓器回授之電壓控制振盪器，使用變壓器取代傳統的 LC 壓控振盪器，並分析其電路設計與實現。第四章為設計低功耗鎖相迴路利用變壓器回授之電壓控制振盪器與低. 1.

(18) 功耗的除頻器來達到節省消耗功率。最後，第五章為本論文之結論。. 2.

(19) 第二章鎖相迴路的基本觀念. 鎖相迴路(Phase-locked Loop, PLL)藉由負回授控制之閉迴路系統，主要功能是追鎖出與輸入參考時脈相同頻率及相位之時脈訊號，且具備倍頻之功能。如圖 2-1 所示，為電荷幫浦型的鎖相迴路 (Charge-pump PLLs) 系統方塊圖，此系統是由相位頻率偵測器(Phase Frequency Detector, PFD)、充電泵(Charge Pump, CP)、低通濾波器(Low Pass Filter, LPF)、電壓控制振盪器(Voltage Controlled Oscillator, VCO) 以及除頻器(Frequency Divider, FD)所組成。 FREF FFB. Ip. UP. PFD. Fe. Vc. CP. FVCO. VCO. DN. Divider. 圖 2-1 電流幫浦型的鎖相迴路方塊圖. 如圖 2-1 所示，FREF 為輸入參考時脈，FFB 為回授訊號，其操作原理是藉由相位頻率偵測器偵測出輸入參考時脈與回授訊號之間相位及頻率差，輸出相位及頻率誤差 Fe 輸入充電泵，充電泵藉由 Fe 訊號產生 Ip 訊號，並對低通濾波器之電容充放電，藉此轉換成電壓上的變化，並利用此節點電壓 Vc 控制振盪器產生相對應的頻率，經由振盪器輸出的時脈訊號至除頻器輸出較低頻訊號 FFB，並回授到相位頻率偵測器做比較。藉由負回授機制來達到頻率與相位之鎖定，此時輸出頻率為(2-1)式表示:. FVCO  FREF  N  FFB  N. (2-1). 上(2-1)式中，N 為除頻器除數。由於是負回授系統，如此必頇考慮到穩定性問題，以確保系統可以收斂。因為鎖相迴路為非線性的系統，頇先了解各子電路的操作 3.

(20) 原理，以下將逐一說明。. 2.1 相位頻率偵測器(Phase Frequency Detector, PFD) 如圖 2-2 (a)所示，為理想相位偵測器(phase detector, PD)方塊圖[1]-[2]。相位偵測器是判斷兩個相同頻率輸入訊號，其相位差為∆Ф。如圖 2-2 (b)所示。當兩個相同頻率輸入訊號經過相位偵測器後產生輸出訊號 Vout(t)，其帄均值. 正比. 於此相位差，其特性如圖 2-2 (c)所示。 Vout(t). FREF(t) FREF(t) Phase Detector. Vout(t). KPD. FFB(t). ∆Φ. FFB(t). t ∆Φ (b). (a). (c). 圖 2-2 理想相位偵測器的特性曲線. 兩個相同頻率輸入訊號的相位差與輸出訊號帄均值關係式為(2-2)式表示:. Vout  K PD  . (2-2). 上(2-2)式中，KPD 為相位偵測器的增益(單位:V/rad)。然而相位偵測器只能偵測相位的誤差卻無法偵測頻率，另一種廣泛使用於鎖相迴路的偵測器為相位頻率偵測器(phase frequency detector, PFD)，此偵測器可以偵測週期性時脈的相位差與頻率差，其時序圖如圖 2-3 所描述，圖 2-3(a)說明當兩個訊號 FREF 與 FFB 為相同頻率且 FREF 訊號的相位領先 FFB 訊號的相位，在輸出端 UP 會產生寬度和 ФREF - ФFB 成正比的脈衝(pulse)訊號，而輸出端 DN 則維持在零。在圖 2-3(b)中，FREF 比 FFB 有較高的頻率，則輸出端 UP 會產生脈衝訊號而 DN 端維持在零。如果 FREF 落後 FFB 或頻率比 FFB 低時，則輸出端 DN 產生脈衝訊號而 UP 端維持在零。. 4.

(21) FREF(t) FFB(t). Phase Frequency Detector. UP(t) DN(t). ΦREF ≠ ΦFB. ωREF ≠ ωFB. FREF. FREF. FFB. FFB. UP. UP. DN. DN t. t. (a). (b). 圖 2-3 理想相位偵測器的時序圖. 上述行為可以用狀態圖來描述相位頻率偵測器的行為，如圖 2-4 所示，因此得知有三種狀態又稱之三態相位頻率偵測器[3]。下面將敘述這三種狀態: 1.. 假設初始狀態為 State 0，此時輸出訊號 UP=DN=0。當輸入訊號 FREF 上升緣(rising edge)出現時，此時狀態會由 State 0 變到 State I，輸出訊號 UP 由 0 變為 1，而 DN 維持在 0。當相位頻率偵測器處在 State I 狀態時，任何時脈的上升緣出現在 FREF 皆不會改變狀態，若是一個上升緣訊號是在 FFB 出現時，則狀態會由 State I 回到 State 0。. 2.. 假設初始狀態為 State 0，當輸入訊號 FFB 上升緣出現時，此時狀態會由 State 0 變到 State II，輸出訊號 DN 由 0 變為 1，而 UP 維持在 0。當相位頻率偵測器處在 State II 狀態時，任何時脈的上升緣出現在 FFB 皆不會改變狀態，若是一個上升緣訊號是在 FREF 出現時，則狀態會由 State II 回到 State 0。 5.

(22) 3.. 當 FREF 與 FFB 的相位及頻率相同時，也就是兩者上升緣皆同時出現，此時狀態維持在 State 0，輸出訊號 UP=DN=0。. 因此圖 2-3(b)可以應証三態相位頻率偵測器的狀態圖不只能偵測相位上的誤差，亦可檢測出頻率上的差異。 FREF FFB. Phase Frequency Detector. FREF. FFB. UP = 0 DN = 1 State II. UP DN. FREF UP = 0 DN = 0. FFB. UP = 1 DN = 0. State 0. FREF. State I. FFB. 圖 2-4 三態相位頻率偵測器的狀態圖. 如圖 2-5(a)所示，為理想相位頻率偵測器之特性曲線，當兩個不同頻率訊號輸入時，每個比較週期所對應到的相位差為. (. ). ，在每次頻率獲得. (frequency acquisition)時，會根據輸入訊號之相位差，在相位差-2π~+2π 可得對應成比例輸出訊號，若相位大於 2π，則以 2π 的整數倍呈線性變化，因此，相位頻率偵測器的特性曲線與原點對稱且呈現鋸齒波型。如圖 2-5(b)所示，為非理想相位頻率偵測器之特性曲線，因重置路徑(Reset path)的延遲，導致可辦別相位差的範圍由 4π 減少為 4π-2Δ，當中Δ. ，TRESET 為重置路徑延遲時間，TREF. 為參考頻率週期[4]。. 6.

(23) Vout(t). Vout(t). -4π. -2π. -4π. ∆Φ 2π. -2π. ∆Φ 2π. 4π. 4π. ∆ (b) Non-Ideal. (a) Ideal. 圖 2-5 理想相位頻率偵測器之特性曲線. 圖 2-6 為一個典型相位頻率偵測器的實例與時序圖，此相位頻率偵測器是由兩個具有重置功能的 D 型正反器(D-flip flop, DFF)與一個 AND 邏輯閘所組成，將 D 型正反器的輸入訊號 D 接至 VDD，參考訊號 FREF 與回授信號 FFB 分別作為兩個 D 型正反器的時脈，當正緣觸發時，輸出訊號 Q 會變為高位準，換而言之，輸出訊號 UP 與 DN 會因為 FREF 與 FFB 各自觸發皆會變為高電位，當 FREF 與 FFB 同時為高電位時，會使 AND 閘也產生一個高電位去觸發 D 型正反器的 Reset，因此輸出訊號 UP 與 DN 也同時變回低電位。原先此時 DN 為低電位，由於實際電路中， AND 閘會有延遲時間(Gate delay)及 D 型正反器重置延遲照成的現象，因此輸出訊號 UP 與 DN 會有一個短暫導通時間(short time)。這現象將影響禁止區及操作頻率上限，照成禁止區產生是因為 DN 產生脈衝訊號的寬度過於狹窄，反之脈衝訊號的寬度過寬影響操作頻率上限。. 7.

(24) VDD. D FREF. Q. UP FREF. CLK Reset. Q FFB UP. Reset. FFB. Q. DN. CLK. t. D. Q. DN. VDD 圖 2-6 典型相位頻率偵測器與時序圖. Dead Zone Operating Speed High-Gain PFD FREF FFB. Ip. UP. PFD. Fe. Vc. CP. FVCO. VCO. DN. Divider. 圖 2-7 相位頻率偵測器設計主要考量特性圖. 如圖 2-7 所示，為相位頻率偵測器設計主要考量為禁止區(dead zone)、操作速度與高增益的相位頻率偵測器。以下依序說明考量特性: 1.. 禁止區(Dead Zone):是用來衡量可偵測相位差的最小值，當兩個訊號相位誤差很小時，相位頻率偵測器將無法判斷出差異量，圖 2-8 為相位頻率偵測器的禁止區與鎖相迴路的抖動(jitter)之關係圖，PFD 的死區大小也會 8.

(25) 反應在鎖相迴路的抖動(jitter)上，其關係如(2-2)式所示[5]，因此為了減少抖動在設計鎖相迴路時，需要設計最小禁止區的相位頻率偵測器。與圖 2-5(a)的理想 PFD 特性曲線相比，其實際的 PFD 在相位誤差很小時，增益是趨近為零或為零，即為禁止區。. Vout(t). Tperiod FREF ∆Φ. Dead zone of PFD (s). FFB Phase Error of PLL (rad). 圖 2-8 相位頻率偵測器的死區(dead zone)與鎖相迴路的抖動(jitter)之關係. Minimum phase errorp- p  2. 2.. Tdead zone Tperiod. (2-2). 操作速度(Operating Speed):相位頻率偵測器操作速度是重要的參考指標。由圖 2-5(b)可知非理想相位頻率偵測器的線性操作範圍為 4π-2Δ，當Δ=π 時，表每半個週期將會錯誤輸出，這將照成無法鎖定相位，如此可將操作頻率上限表示為(2-3)式:. f REF  3.. 1 2  TRESET. (2-3). 高增益的相位頻率偵測器(High-Gain PFD):由(2-1)式，可以得知 KPD 越高所得輸出訊號帄均值越高。 9.

(26) 2.2 充電泵(Charge Pump, CP) 充電泵在鎖相迴路中所扮演的角色是將相位頻率偵測器的數位訊號轉換成類比訊號，也就是說將相位頻率偵測器所產生的 Fe 訊號轉換成 Ip 訊號輸出，如圖 2-9 所示。 FREF FFB. Ip. UP. PFD. Fe. Vc. CP. FVCO. VCO. DN. Divider. 圖 2-9 充電泵在鎖相迴路位置圖. 充電泵可分為電壓式(Voltage Mode)與電流式(Current Mode)兩種型式，如圖 2-10 所示，相位頻率偵測器的輸出訊號 UP 與 DN 饋入至充電泵，用來控制充電泵的兩個開關 SUP 與 SDN。如圖 2-10(a)，電壓式充電泵是藉由 SUP 與 SDN 開關切換來控制升壓與降壓。電壓式充電泵其優缺點為: . 優點:架構簡單。. . 缺點:容易受到電壓源的變化而產生輸出電壓的偏差。. 如圖 2-10(b)，電流式充電泵是藉由兩個大小相同的電流源對低通迴路濾波器中電容充放電，藉以控制輸出電壓的上升或下降。電流式充電泵其優缺點為: . 優點:可藉由電流鏡提供一個固定充、放電電流源，穩定性較佳。. . 缺點:架構複雜。. 10.

(27) IUP UP. SUP. UP. SUP. Vctrl DN. Vctrl. SDN. DN. SDN IDN. (a). (b). 圖 2-10 (a)電壓式充電泵 (b)電流式充電泵. 幾種基本的電流式充電泵架構可分為:開關在電流鏡的汲極端(switch in drain)、開關在電流鏡的閘極端 (switch in gate) 與開關在電流鏡的源極端 (switch in source)[6]。圖 2-11(a)所示，為開關在電流鏡的汲極端架構，當 DN 關閉時，電晶體 M1 的汲端電壓將被降低至地(Ground)，當 DN 導通時，電晶體 M1 的汲極端電壓將會上升至 Vctrl，然而，在這過程中，電晶體 M1 會先操作在線性區，直到電晶體 M1 的汲極端電壓高於閘極端 Vth 後進入飽和區，類似情形也會發生在 PMOS。其架構有下列缺點： (1) 電荷分享(Charge Injection):當開關關閉時，由於電晶體 M1 與 M2 仍然導通，電晶體 M2 汲極端的寄生電容會被充電至 VDD 電壓，當 UP 導通時，電晶體 M2 的汲端寄生電容的電荷會對輸出節點 Vctrl 充電。 (2) 電流不匹配(Current Mismatch):由於電荷分享影響下，造成瞬間電流峰值過大，而此峰值電流會隨著 Vctrl 而改變，且充、放電的峰值電流難以匹配。 (3) 相位頻率偵測器的輸出訊號 UP 與 DN 是數位訊號，由於開關靠近輸出端，開關切換時產生的雜訊將直接影響到輸出端類比訊號。 11.

(28) (4) 可能產生電流突波。圖 2-11(b)所示，為開關在電流鏡的閘極端架構，當. 關閉時，電晶體 M2 的. VSG 與電晶體 M4 的 VSG 相同，此時電晶體 M2 的汲極端電流會等於 IUP 並對 Vctrl 充電，當. 導通時，電晶體 M2 的閘極端會上升至 VDD，使電晶體 M2 截止，類. 似情形也會發生於. 導通或關閉。其架構有下列缺點：. (1) 必頇保證電流鏡操作在飽和區。 (2) 電流鏡需較大偏壓電流 IUP 與 IDN，以保持高速操作。 (3) 電晶體 M1 與 M2 操作在截止區與飽和區間，需要較長的時間讓電晶體 M1 與 M2 重新導通，故不適合在高速上操作。 (4) 在選擇開關 SUP 與 SDN 尺寸上，需選擇較大的尺寸，使得電晶體 M1 與 M2 的閘極端電壓能迅速充電至最高電位與放電至最低電位，來確保電晶體 M1 與 M2 可以完全關閉，無漏電流，但因為寄生電容太大，而限制了操作速度。圖 2-11(c)所示，為開關在電流鏡的源極端架構，UP 導通時，電晶體 M2 的汲極端電流為 IUP，並且對 Vctrl 充電，類似情況也發生於發生於. 導通。其架構有. 下列缺點： (1) 電荷分享(Charge Sharing):雖然相較於開關在電流鏡的汲極端架構，此種架構雖不易受到開關雜訊的干擾，但一樣有電荷分享的問題，通常會加上複製開關(Dummy)，使電荷分享至複製開關的寄生電容，以減少輸出電流的突波大小。 (2) 電流 IUP 與 IDN 不匹配將導致靜態的相位誤差。. 12.

(29) UP M4. M2 UP. IDN. SUP. UP. M4. M2. SUP. M4. M2. IDN. SUP Vctrl. Vctrl DN IUP. IDN. Vctrl. SDN M1. M3. IUP. M1. M3 DN. (a). IUP. SDN. M1 DN. (b). M3 SDN. (c). 圖 2-11 基本電流是充電泵架構(a)開關在汲極端 (b)開關在閘極端 (c)開關在源極端. 除了上述考量開關位置外，在設計充電泵還有以下幾點考量： (1) 最大輸出擺幅: 指電流鏡還能在飽和區的電壓範圍。 (2) 充放電電流的不匹配(Current Mismatch): 如何設計在相同的脈波下達到相同的充放電電流效果，將是充電泵所需克服的問題之一。如圖 2-12(a)所示，充電泵架構是由兩個電流源 IUP 與 IDN 以及開關 SUP 與 SDN 所組成。充電泵的充放電電流的不匹配問題與圖 2-12(a)中 IUP 與 IDN 電流源不匹配有關。如圖 2-12(b)所示，當 UP 和 DN 脈衝相同且同步時，但充電泵輸出電流 Inet 不為零，並且在每個相位比較時，使輸出電壓 Vctrl 改變一個固定量。此現象可由(2-4)式表示，式中 Ts 為在鎖相迴路鎖定後的 UP 與 DN 脈波的寬度，式中∆I 為 IUP 與 IDN 之間的電流誤差，其原因是充電泵中通道長度調變(Channel Length Modulation)所造成。為了降低相位誤差，應∆I 與 ts 被降低。. Q  ( IUP  I DN )  TS  ( IUP  IUP  I )  Ts  I  Ts. (2-4). 保持鎖定狀態下的迴路，控制電壓 Vctrl 帄均值必頇保持固定。如圖 2-12(c)所示，在輸入 UP 和 DN 之間產生一相位誤差∆T，使得充電泵在每個週期輸出電流 Inet 為零，其關係為(2-5)式:. I P  T  I  Tres. 13. (2-5).

(30) (2-5)式中，IP 為主要電流，ΔT 為相位誤差可表示為(2-6)式:. T  Tres. I IP. (2-6). 漣波擺幅(Ripple Amplitude)可以等效為(2-7)式:. T . IP I  Tres  C2 C2. UP. (2-7). Ts. ΔT. UP. DN. DN. IUP. IUP. IDN. IDN. IUP UP. DN. SUP Inet. Vctrl. SDN. R1. Inet. C2. Vctrl. Inet. Ip. ΔI. C1 IDN. Tres. ΔI Vctrl t. (a). t. (b). (c). 圖 2-12 充放電電流不匹配的問題. (3) 電荷注入(Charge Injection)與時脈饋入(Clock Feed-Through): VCLK. CKIn. CKIn. Cgd ΔV. Vin. Cgs. Vout Vin. CL. Vout. CA. (a). CB. (b). 圖 2-13 (a)通道電荷注入效應 (b)時脈饋入效應. 14.

(31) 電荷注入(Charge Injection):當 CKIN 訊號由高態變為低態時，開關將關閉，此時通道內的部分累積電荷 Qch 會流向輸入端 Vin 或輸出端 Vout，假設有一半電荷流經電容 CL 影響了輸出電壓 Vout，其示意圖如圖 2-13(a)所示。[7] 通道內的部分累積電荷 Qch 可由(2-8)式表達，其中 W 為開關 MOS 的寬度，L 為開關 MOS 的通道寬度，Cox 為閘極氧化層電容，VGS 為開關 MOS 的汲極端到源極端之間的跨壓，Vth 為 MOS 的臨界電壓(threshold voltage)。假設從通道往兩邊分流的電荷量是相同，則造成輸出端電壓的變化量 ΔV 可用(2-9)式表示，但實際上，電荷往兩邊流向的比例，帶有許多複雜的函數[8]-[9]。. Qch  WLCox (VGS  Vth ). (2-8). WLCox (VGS  Vth ) 2CL. (2-9). V . 時脈饋入(Clock Feed-Through):發生在閘極端電壓切換瞬間，訊號會藉由閘極端到源極端與閘極端到汲極端的重疊電容影響輸入端 Vin 與輸出端 Vout 的電壓不準確，如圖 2-13(b)所示，可以增加一個 Dummy NMOS 解決此問題。此電壓的誤差為(2-10)、(2-11)式: Vin  VCLK. C gd C gd  C A. (2-10). Vout  VCLK. C gs C gs  CB. (2-11). (4) 電荷分享(Charge Sharing): 如圖 2-14(a)所示，首先假設初始 CLKUP 為高電位及 CLKDN 為低電位時，開關 SUP 和 SDN 關閉，則 M1 對 VX 放電到接地端，並 M2 對 VY 充電到 VDD。如圖 2-14(b) 所示，下一刻 CLKUP 切換為低電位及 CLKDN 切換為高電位時，開關 SUP 和 SDN 同時打開，節點 VX 會開始增加而節點 V Y 會開始下降，且到最後輸出電壓 15.

(32) VX≈VY≈Vctrl，前提開關 SUP 和 SDN 跨壓忽略不計。. VB2. M2. VB2. CY. VY CLKUP. M2. CY. VY. VY SUP. Vctrl. CLKUP. SUP. Vctrl CLKDN. SDN. CLKDN CP. VX VB1. Vctrl. M1. CX. SDN CP. VX VB1. M1. VX t. CX. (a). (b). 圖 2-14 電荷分享效應. 一般而言，在設計充電泵式鎖相迴路(charge pump phase locked loop)時，充電泵與相位頻率偵測器是同時考慮的，其兩者的關係式為(2-12)式:. I out  I cp .  2. (2-12). 其中 Iout 為充電泵輸出電流，Icp 為充電泵的充放電電流源，在此假設充電電流等於放電電流等於 Icp，∆Ф 為相位頻率偵測器的兩輸入訊號的相位誤差。值得注意的是，(2-12)式為一個近式值，由於充電泵是屬於離散時間的系統，所以在設計鎖相迴路時會將迴路頻寬設計小於參考頻率的 1/10 以上，此時(2-12)式可以近似成連續時間的系統[10]。. 2.3 迴路濾波器(Loop Filter, LP) 迴路濾波器(loop filter)是將充電泵的輸出電流 IP 轉換成電壓 Vc，如圖 2-15 所示，以控制下一級電壓控制振盪器的輸出頻率，且迴路濾波器主窄了鎖相迴路的穩定度與雜訊抑制能力。. 16.

(33) On-Chip/Area Variation Leakage FREF. Ip. UP. PFD. FFB. Fe. Vc. CP. FVCO. VCO. DN. Divider. 圖 2-15 迴路濾波器設計主要考量特性圖. 迴路濾波器主要考量因素有: (1) 晶片面積(On-Chip / Area):迴路濾波器在鎖相迴路中佔了大部分面積，為了減少成本，必頇減少外接式零件，以達到完全積體化(On-Chip)，當然也有外接式迴路濾波器(Off-Chip, On-board)。完全積體化可以減少雜訊干擾到電壓控制振盪器的控制電壓 Vc。 (2) 製成變異(Variation):在鎖相迴路中迴路濾波器分成主動式和被動式。主動濾波器主要架構是由運算放大器(Op Amplifier)、電晶體、電阻、電容及電感，將可以有效減少面積消耗，但附帶的會增加功率消耗、相位雜訊、電路複雜、成本考量以及製成變異較大。相對的被動式濾波器消耗面積大、製成變異較小，其功能僅過濾雜訊。 (3) 漏電流(Leakage current):漏電流通常發生在充電泵電路，但充電泵和迴路濾波器息息相關。通常造成漏電流是因為製程、溫度、電壓或者是雜訊干擾等。如果迴路濾波器的電容值夠大，則允許漏電流就可以稍微大一些。以下討論被動式迴路濾波器，最簡單的架構就是單一顆電容，但是一顆電容的濾波器存有穩定性問題，進而發展出了在電容上方串聯一顆電阻增加一個零點，以補償相位邊界(phase margin)不足，其電路圖如圖 2-16(a)所示。但一階濾波器抑 17.

(34) 制雜訊的功能不佳且在 IcpRP 電壓值過大時，鎖相迴路可能會有嚴重的漣波(ripple) 產生，這種效應稱為 Granular 效應[11]，為了消除這種現象，因此並聯一個電容 CS 來改善情況，此為二階濾波器，其電路圖如圖 2-16(b)。為了抑制電壓控制振盪器鎖定後所產生的突波，可在加入一個極點 ωP2 即增加濾波器的階數，形成三階濾波器，其電路圖如圖 2-16(c)所示，其極點 ωP2 將如何設計極佳位置，在文獻 [12]中有詳細探討，ωP2 位置必頇放置低於輸入參考頻率，去衰減鎖定後所造成突波，但至少要高於迴路頻寬的五倍，否則可能造成迴路不穩定。. Icp. Icp. Icp. + RP CP. Vctrl. + CS. RP CP. (a). RL. Vctrl. + RP. CS. CP. CL V ctrl. (b). (c). 圖 2-16 被動型式濾波器：(a)一階濾波器 (b)二階濾波器 (c)三階濾波器. 2.4 頻率除頻器(Frequency Divider, FD) 隨著通訊系統發展蓬勃，頻段的應用上也逐漸提高，然而在這些高頻系統上，由鎖相迴路來提供穩定且純淨的本地振盪源是很重要的，但必頇使用除頻器來達到倍頻之功能，如圖 2-17 所示，假設除頻器(frequency divider, FD)的除數為 N，在鎖相迴路鎖定之後，輸出訊號的頻率. ，其中 FREF 為參考訊號的. 頻率。另外，頻率合成器是藉由將單模除數的除頻器換成多模除數的除頻器，將提供倍頻之功能，並藉由除數的改變，使得輸出頻率跟著變化。頻率除頻器可分為除整數倍與除小數倍兩種。除整數倍的頻率除頻器電路設計較易，但限制了鎖相迴路系統的頻寬，並頇在通道間距與相位雜訊間做一個取捨。然而除小數倍的頻率除頻器電路設計較難，但具有較窄的通道間距與較佳的 18.

(35) 相位雜訊。 FREF FFB. Ip. UP. PFD. Fe. Vc. FVCO. CP. VCO. DN. Divider. 圖 2-17 頻率除頻器在鎖相迴路位置圖. 2.5 電壓控制振盪器(Voltage Control Oscillator, VCO). ωout ω2 Vctrl. Voltage Control Oscillator. ωout. KVCO. ω1 ω0 V1. V2. Vctrl. 圖 2-18 理想壓控震盪器轉移曲線圖. 如圖 2-18 所示，理想的電壓控制振盪器輸出對輸入的特性轉移曲線圖。其關係式為(2-13)式:. out  0  2  KVCO Vctrl. (2-13). (2-13)式中 ωout 為電壓控制振盪器輸出頻率，ω0 為控制電壓輸入 0 V 時電壓控振盪器的輸出頻率，KVCO 為電壓控制振盪器之增益，Vctrl 為電壓控制振盪器之控制電壓。從(2-13)式可以觀察到電壓控制振盪器輸出頻率 ωout 會隨 Vctrl 變化，若 Vctrl 是一個定值時，則電壓控制振盪器的輸出頻率會為一個定值。因此頻率對時間積分可得知相位，電壓控制振盪器的輸出相位為(2-14)式: 19.

(36) t.     dt  0 2  KVCO  Vctrl dt  0 out. . out. (2-14). 上(2-14)式，ϕ0 為常數可被歸納到電壓控制振盪器的初始相位。在分析鎖相迴路時，電壓控制振盪器被假設是一個線性非時變系統，且對(2-14)式做拉式轉換 (Laplace transform)可得(2-15)式:. out ( s) Vctrl ( s). . 2  KVCO s. (2-15). 上(2-15)式，可得知電壓控制振盪器在鎖相迴路系統中飾演積分器的腳色，且 ϕout 可視為比載波訊號超前或落後的相位，可解釋成改變控制電壓 Vctrol 來改變操作頻率，經過積分器後，可改變電壓控制振盪器的相位使得輸出訊號可以與參考訊號同步。在本論文第三章會針對電壓控制振盪器做深入探討。. 2.6 鎖相迴路分析在探討完鎖相迴路內部的各個子元件後，且在迴路頻寬小於參考頻率 10 倍的情況下，可以將鎖相迴路系統近似為線性模型，如圖 2-19 所示。其當中 PFD 在相域(phase domain)上可當作減法器，CP 可當作一個固定增益的增益級，VCO 則可當作具有增益的積分器。圖 2-19 中，ϕREF 是輸入相位，ϕFB 是回授相位，ϕe 是 ϕREF 與 ϕFB 之間的相位誤差，ϕOUT 是鎖相迴路的輸出相位，上述其單位皆為 rad/s； Kd 為相位頻率偵測器與充電泵增益；F(s)為迴路低通濾波器的轉移函數；. 為. 電壓控制振盪器增益，當中頻率訊號積分成相位訊號用表示；除頻器可表示為，當中 N 為除數。. 20.

(37) PFD+CP. ΦREF. LPF. Φe. +. Kd =. Ip 2π. Ip. VCO Vctrl. 2πKVCO s. F(s). ΦOUT. Divider. ΦFB. 1 N. 圖 2-19 鎖相迴路的線性模型. 根據圖 2-19 的鎖相迴路線性模型[13]，可以推導出開迴路增益(open loop gain) 為(2-16)式與閉迴路增益(close loop gain)為(2-17)式。. G( s)  K d  F ( s) . 2  KVCO 1 I P  F (s)  KVCO 1    s N s N H (s) . N  G(s) 1  G(s). (2-16). (2-17). 以下採用二階迴路低通濾波器做系統分析，如圖 2-20 所示，為二階迴路低通濾波器，其轉移函數為(2-18)式[11]。. Ip + CS. RP CP. Vctrl -. 圖 2-20 二階迴路低通濾波器. F ( s) . Vctrl 1 1 1 1  s( RPC P )  (Rp  )   Ip sCP sCS CP  CS s[1  s( RPCPCS )] C P  CS 21. (2-18).

(38) 其(2-18)式零點 ωz 為(2-19)式與極點 ωp 為(2-20)式:. 1 RPCP. (2-19). C P  CS C   z (1  P ) RPCPCS CS. (2-20). z . p . 並將(2-18)式改寫成(2-21)式:. 1. F (s) . s. 1. s. 1 z  K  z  F s C P  CS s(1  s ) s(1  ). p. (2-21). p. 。由上述式子可將圖 2-19 鎖相迴路線性模型修改成如下圖. (2-21)式中 2-21 所示。. PFD+CP+LPF. ΦREF. Φe. +. Kd  KF . VCO Vctrl. 1+ s/ z s 1+ s/  p . 2πKVCO s. ΦOUT. -. ΦFB. Divider 1 N. 圖 2-21 三階鎖相迴路的線性模型. 將(2-21)式代入(2-16)式整理後可得(2-22)式:. 1. G( s) . s. K d  K F  KVCO z  s N s 2 (1  ). p. 而開迴路的相位頻率響應(Phase frequency response)為(2-23)式:. 22. (2-22).

(39)  1     tan    180   z   p .  ( )  tan 1 . (2-23). G(s). -40dB -20dB 0dB. Frequency -40dB. ∠G(s) -90° -135°. ωz ωc. ωp Frequency ɸPM. -180°. 圖 2-22 三階鎖相迴路的開迴路響應波德圖. 如圖 2-22 所示，為三階鎖相迴路的開迴路響應波德圖。其圖中 ωc 為截止頻率(Cutoff frequency)、單增益頻率(Unit-gain frequency)或稱為迴路頻寬。ωc 出現在迴路增益為 0dB，有最大相位邊限 ΦPM 時。當迴路頻寬為 ωc 時，相位邊限(phase margin)最大值可由(2-23)式改為(2-24)式:.     PM (c )  tan 1  c   tan 1  c   z   p . (2-24). 由(2-22)式中可知迴路頻寬 ωc 為除頻器除數 N 的函數，當改變除頻器的除數將會造成迴路頻寬的變化，為了使鎖相迴路的暫態行為在除數改變的情況下幾乎不會改變，將(2-24)式對 ωc 微分並令其等於 0，可求得滿足最大相位邊限的迴路頻寬(2-25)式: 23.

(40) c  z   p. (2-25). 上(2-25)式中，若將迴路頻寬 ωc 設定在零點 ωz 與極點 ωp 的幾何帄均數，則相位邊限將會最大。因此定義一個新變數 γ[12]為(2-26)式:. . c  p   z c. (2-26). 表 2-1 為相位邊限與 γ 值的關係: 表 2-1 相位邊限與 γ 值的關係. γ. Phase Margin. 1. 0°. 2. 36.9°. 3. 53.1°. 4. 61.9°. 5. 67.4°. 6. 71°. 決定 γ 與迴路頻寬 ωc 後，將(2-26)式代回(2-19)式與(2-20)式，並由開迴路增益|G(jωc)|=1，推導求得圖 2-20 迴路濾波器上的電容與電阻值為(2-27)~(2-29)式: CP  CS ( 2  1). RP . CS . 1. .  2. (2-27).  C P  c. (2-28). I p  KVCO 1  2  1 c 2  N 1  ( )2. . 24. (2-29).

(41) 考慮鎖相迴路系統的穩定性，相位邊限會設定在 60°以上，相當於γ至少為 4，代入(2-27)式後可得電容 CP 必頇大於或等於電容 CS 十五倍以上(CP≥15×CS)。另一種分析鎖相迴路系統的方法是使用閉迴路轉移函數 H(s)，如(2-30)式:. 1. s. z s s 2 (1  ) p N  G(s) H ( s)   s 1  G ( s) 1 K K K z 1  d VCO F  s N s 2 (1  ) p K d  KVCO  K F . 由於 CP≥15×CS 可近似. (2-30). ，並代入(2-30)式整理後得(2-31)式:. I K   I K N   p VCO s  p VCO  N  CP   N  CP   z H ( s)  I K I K 1 3 2 s  s  s p VCO  p VCO p N  CP   z N  CP. (2-31). 由上(2-31)式中，閉迴路系統的自然頻率 ωn(Natural frequency)(2-32)式與阻尼因素 ζ(Damping factor)(2-33)式:. n . . I p  KVCO N  CP. n R I  K C  P p VCO P 2  z 2 N. (2-32). (2-33). 阻尼因素 ζ 的大小將影響系統增益的峰值與鎖定時間，過大的阻尼因素會造成峰值較小使系統反應變慢，因而增加鎖定時間，然而過小的阻尼因素會造成峰值較大使系統反應變快，鎖定時間短，但容易照成系統不穩定。因此，在設計鎖相迴路時阻尼因素的值約選取在 0.8 至 1.1 左右。值得注意的是，此處自然頻率 ωn 與迴路頻寬 ωc 並不相等，其關係式(2-34)、(2-35)如下: 25.

(42) n  cz . (2-34). 1 c 2 z. (2-35). 然而為了能有效抑制鎖相迴路系統鎖定後所產生的參考頻率突波(spur)，在系統設計時，迴路濾波器可以採用三階迴路濾波器，如圖 2-23 所示，其轉移函數為 (2-36)式:. Ip. RL + RP. CS. CP. CL V ctrl -. 圖 2-23 三階迴路濾波器. F ( s) . K F  (s  z )  1  KF  1  1  2  K F  z s3     1   s   1     p1   p 2   p2    p1  RP  RP   p 2 . 2. (2-36). 其中 ωp2 為(2-37)式且 KF 為(2-38)式。. 1 RL  CL. (2-37). RP  C P C P  CS. (2-38).  p2 . KF . 由於整個轉移函數非常複雜，因此分析整個電路式利用新增一個低通濾波器的方式，假設新增的濾波器衰減量為 ATTTEN(單位:dB)，為(2-39)式: 26.

(43)    2  ATTEN  10log  ref   1   p 2  . (2-39). 其(2-39)式中，ωref 為輸入參考訊號的角頻率，因此 ωp2 可由輸入訊號突波(Spur) 的衰減量求得(2-40)式:.  p2 . ref 10 ATTEN /10  1. (2-40). 在文獻[11]有詳細探討加入極點 ωp2 的設計流程，為了有效抑制輸入訊號所產生的突波，額外加入的極點必頇低於參考頻率，但是必頇高於迴路頻寬的五倍，否則可能導致系統不穩定。另外，多新增一個極點 ωp2 會使迴路頻寬稍微降低，使鎖定時間增加，因此迴路頻寬的選擇需要略大於期望的迴路頻寬。. 27.

(44) 28.

(45) 第三章應用於 K-Band 低功耗變壓器回授之低電壓電壓控制振盪器設計與實現. 本章將介紹應用於 K-band 低功耗變壓器回授之低電壓電壓控制振盪器 (Voltage-Controlled Oscillator, VCO) ，內容包含電壓控制振盪器應用、電壓控制振盪器電路分析及詳細設計流程。這次電壓控制振盪器是採用變壓器回授 (transformer feedback)架構實現，並且使用台積電標準 CMOS 90-nm 製程(TSMC standard CMOS 90-nm process)，供應電壓僅需 1.1 V，消耗功率為 1mW。. 3.1 電壓控制振盪器簡介 3.1.1 電壓控制振盪器應用隨著科技發展快速，相對應著需要高速資料傳輸，無線通訊系統架構不斷演變，但無論何種架構都需要振盪器(Oscillator)作為本地振盪器(Local Oscillator, LO)，一個基本的無線通訊系統架構圖如圖 3-1 所示，當射頻訊號(Radio Frequency Signal)經由天線接收，經過帶通濾波器(Bandpass Filter)再到低雜訊放大器(Low Noise Amplifier, LNA)將訊號饋入降頻器(Down Mixer)射頻端口(RF port)，與本地端口(LO Port)的振盪器產生的訊號混頻後輸出中頻訊號，再經過 IF Filter、IF Amplifier 及解調器(Demodulator)做資料輸出(Date Out)，交給基頻做數位訊號的處理，如此穩定的電壓控制振盪器(或稱本地振盪器)是在無線通訊系統中的重要組成元件。. 29.

(46) Low Noise Amplifier. Bandpass Filter. RF. Down Mixer. IF Filter. IF amplifier. Demodulator Radio Transmitter Data out. Antenna. Voltage Control Oscillator. TX / RX Switch. PLL. Reference Frequency. Data in Radio Receiver Bandpass Filter. Power Amplifier. Up Mixer. IF Filter. IF amplifier. Modulator. 圖 3-1 基本無線通訊接系統架構圖. 3.1.2 振盪原理當一個振盪器產生週期性輸出信號，通常為電壓形式；然而考慮一個振盪器的線性回授系統如圖 3-2 所示，. H(s) Vout. Vin 圖 3-2 線性回授系統. 其轉移函數為(3-1)式:. Vout H (s) ( s)  Vin 1  H ( s). (3-1). 若要使振盪器穩定振盪，有兩個條件必頇要滿足為(3-2)、(3-3)式: H ( j0 )  1. 30. (3-2).

(47) H ( j0 )  180. (3-3). 則電路會在 ω0 振盪；此稱之為巴克豪森準則(Barkhausen’s Criteria)，上述兩個條件為必頇但並非充分。. 3.1.3 電壓控制振盪器比較電壓控制振盪器架構一般來說主要分為環形振盪器(Ring Oscillators)或是 LC 振盪器(LC Oscillators)兩種，下述將對此兩種振盪器做主要的優缺點分析。首先介紹簡易環形振盪器是由奇數組的反相器(Inverter)串接回授組成，如圖 3-3 所示，與 LC 振盪器不同於是使用 NMOS 與 PMOS 主動元件為主，因此有較寬廣的調變範圍(Tuning Range)、輸出頻率飄移也因製成變異影響較小，由於是使用主動元件，因此只需要較小的面積且在積體電路上整合度高降低製作成本；相對的缺點是相位雜訊較差、輸出頻率較低。. 1. 2. N. N is Odd. 圖 3-3 簡易環形振盪器. LC 振盪器主要分為兩個部分，一部分是被動元件(電感、電容)組成的共振腔，另一部分是由主動元件(電晶體)的負電阻。電壓控制振盪器本身的相位雜訊(phase noise)關係著整個頻率合成器的雜訊結果，因此相位雜訊在射頻無線通訊中是非常重要的參考指標，其直接影響收發機穩定度，特別是如今多頻道、窄頻道接收的無線通訊系統中頻道之間非常緊密，為了避免頻道間相互影響，必頇依賴於低相位雜訊振盪器來確保頻率準確。其缺點是電感佔面積較大消耗較高的成本。在. 31.

(48) 設計高頻振盪器的情況下，LC 振盪器擁有較佳的相位雜訊，所以在高頻的接收器系統大部分都採用 LC 振盪器作為本地振盪源。如圖 3-4 所示，為傳統 LC 振盪器架構。 VDD. L. L Vctrl Cvar. Cvar. 圖 3-4 傳統 LC 振盪器. 3.2 相位雜訊(Phase Noise)定義實際振盪器中最常見的雜訊源自於電阻、電感、電容及電晶體等內部元件，而雜訊可分為熱雜訊(thermal noise)、散射雜訊(shot noise)、閃爍雜訊(flicker noise)。振盪器容易受到溫度及雜訊影響，當振盪器受到溫度變化或雜訊干擾時，將使輸出訊號在振幅、相位及頻率上產生改變即所謂的振幅調變(amplitude modulation, AM)、相位調變(phase modulation, PM)和頻率調變(frequency modulation, FM)。如圖 3-5 所示，一個振盪器的輸出訊號函數為 Accos(ωct+θ)，因溫度變化或雜訊干擾使其訊號的振幅、相位或頻率產生改變，由原來的 Accos(ωct+θ) 改變至 A’ccos(ωct+θ’)[14]。. 32.

(49) Accos(ωct+θ). Ac’cos(ωct+θ’). 圖 3-5 訊號相量偏移量. 理想振盪器其輸出頻率為單一固定頻率，輸出訊號函數為 S(t)=Accos(ωct)，此載波(carrier)不包含任何雜訊，也就是所謂理想情況的頻譜，如圖 3-6(a)所示。通常振盪器的輸出振幅對於溫度變化或雜訊干擾的影響並不大，且在短時間內趨於穩定，如此可將振幅調變忽略，將振幅的變動視為常數，進而將輸出訊號函數表示為(3-4)式：. S (t )  Ac cos ct   n (t ). (3-4). 由(3-2)式中 θn(t)為相位變動(相位調變、頻率調變雜訊)，即稱為相位雜訊。若|θn(t)|<<1 rad，則(3-2)式近似為(3-5)式:. S (t )  Ac cos ct   Ac n (t )sin ct . (3-5). 由(3-5)式中 Acθn(t)sin(ωct)為相位雜訊，雜訊會在載波 Accos(ωct+θ)附近以裙帶狀形式分佈，如圖 3-6(b)所示。. 33.

(50) Ideal Oscillator. Output Power. Output Power. Actual Oscillator. ωc. ω. L(Δωm). ωc ωc+Δωm. (a). ω. (b). 圖 3-6 (a)理想上 (b)實際上振盪器的功率頻譜圖. 而相位雜訊定義，如(3-6)式所示:. L( ) . noise power in a 1 Hz bandwidth at offset m from carrier c carrier power. (3-6). 1966 年由 D. B. Leeson 所提出的相位雜訊模型，在標準測量振盪器的頻譜上，提供很好的特性描述。如式(3-7)所示[15]，即為 Leeson’s model 描繪出之量化公式。(3-5)式中 F 是 MOS 的雜訊指數，k = 1.38 * 10-23 J/K 是波茲曼常數(Boltzmann constant)，T 是絕對溫度，Ps 是振盪器的輸出功率，Q 是共振器的品質因素，ω0 是振盪頻率，∆ω 是偏移頻率(frequency offset)。   2 FkT L{}  10  log  P   s.   0  2   1/ f 3 1     1     2Q   .      . (3-7). 因此適當設計共振器的品質因素(Q-factor)可以得到較佳的相位雜訊，在高頻中電感的 Q 值會表現較低頻佳，但電感所佔的面積較大。在高頻振盪器的設計中，LC 振盪器擁有較佳的相位雜訊，所以在高頻的接收器系統大部分都採用 LC 振盪器做為本地振盪源。. 34.

(51) L{}(dBc/Hz) 2.  0  3    Filcker Noise  2Q  2.  0  2 FkT  2 Thermal Noise    2Q  Ps 2 FkT Thermal Noise Ps. log    ,     0. 0.  1 f3. 2Q 圖 3-7 Lesson model. 如圖 3-7 所示[16]，根據 Leeson 公式所描繪出的相位雜訊對偏移頻率的分布，由功率頻譜輸出的相位雜訊與頻率變化圖稱為 Leeson 模型(Leeson model)，可分成三個區域，分別說明輸出訊號頻譜中距離振盪頻率∆ω 處之單邊帶(Single Side-Band)雜訊對訊號比(Signal to Noise Ratio, SNR)，就是相位雜訊以 dBc/Hz 表示。以下將依序說明三個區域: (1) 當∆ω＜∆. 時，曲線斜率為-30 dB/dec，此區相位雜訊主要由閃爍雜訊. (flicker noise)造成，其大小為( ) (2) 當∆. ＜∆ω＜. 。. 時，曲線斜率為-20 dB/dec，此相位雜訊主要由熱雜訊. (thermal noise)造成，其大小為( ) (3) 當. 。. ＜∆ω 時，曲線斜率為 0 dB/dec，此相位雜訊主要由熱雜訊(thermal noise). 造成，其大小為. 。 35.

(52) 3.3 LC 振盪器電路設計電壓控制振盪器在無線通訊系統中飾演相當重要角色，若要與相位頻率偵測器(phase frequency detector)、充電泵(charge pump)、迴路濾波器(loop filter)及除頻器(divider)結合成鎖相迴路(phase locked loop)，則電壓控制振盪器將需相當仔細考量，其設計重點如下： a. 相位雜訊(Phase Noise)：做為收發器的本地振盪源，其提供的訊號要夠準確與穩定，而相位雜訊則是評估此訊號穩定度的重要指標，若本地振盪源提供的訊號不穩定，將會影響收、發訊號的品質。 b. 消耗功率(Power Consumption)：由電路消耗功率為 P=I×V，可知電路在低電壓及低電流操作下，並電路設計上要維持相同效能會具有相當性的挑戰。然而鎖相迴路的主要功耗為電壓控制振盪器及除頻器，在節約能源的要求下，低功耗將成為設計考量之一。 c. 調變範圍(Tuning Range)：電壓控制振盪器的調變範圍將影響操作頻率是否在所期望的頻率範圍之內。在製作積體電路時，難免會有製程變異與外在環境因素等影響，如：溫度，若調變範圍過於狹窄，較易因製程變異及溫度影響，造成操作頻率不在期望範圍之內。 d. 增益(Kvco)：電壓控制振盪器的增益較高，可使調變範圍增加，但這會使鎖相迴路的相位誤差增加，故設計時需審慎。 e. 輸出功率(Output Power)：電壓控制振盪器提供參考頻率作為混頻器的訊號源，並於模擬及量測時，用頻譜圖觀察其輸出頻率及訊號強度。 f. 線性度(Linearity)：在所有外在因素考慮情況下，如:負載及溫度等，觀察其頻率與控制電壓之間關係是否成正比。電壓控制振盪器設計方法有很多種，例如：巴克豪森條件(Barkhausen ’s criteria) 和負電阻分析法。然而本次設計方法採用負電阻分析法，其主要原因是 LC 振盪器架構，採用此方法具有直觀性的說明。 36.

(53) 3.4 LC 振盪器分析如圖 3-8(a)所示，為理想電感 L1 與理想電容 C1 的並聯電路，其共振頻率產生在 ω0=1/√. ，在其共振頻率下電感的阻抗值為 jω0L1 與電容的阻抗值為 1/ jω0C1. 會相等但反向，因此將產生一個無限大的阻抗，讓電路持續產生弦波振盪。實際情形下，因為電感與電容皆具有非理想的寄生效應，如圖 3-8(b)所示，其電路等效阻抗為(3-8)式：. Z eq ( s) . L1s  RS L1C1s 2  RS C1s  1. 由(3-8)式，推導出| Zeq |的振幅在 ω0=1/√. (3-8). 附近時會達到峰值，但實際共振. 頻率與 RS 有關。因此為了能準確分析及設計電路，將圖 3-8(b)等效為圖 3-8(c)表示，原因在於電路中的電感與電容的品質因素 Q(Q-factor)並非無限大，例如:電感的金屬導線具有串聯的寄生電阻 RS，如圖 3-8(b)與圖 3-8(c)所示，當虛線部份阻抗相等，並通常電感 Q 值定義為. ，則可推導出(3-9)、(3-10)式:. R p =Rs (1  Q 2 ) L p  L1 (1 . RS 2 1 )=L1 (1  2 ) 2 2 L1  Q. (3-9). (3-10). 且其中 Cp=C1。因實際電路中有寄生電阻 Rp，電感與電容之間的能量轉換，將在電阻 RP 以熱的方式消耗掉，而導致電路收斂無法振盪，若此時提供一個負電阻-RP 與圖 3-8(c)Rp 並聯且負電阻-RP 絕對值必頇大於 Rp，使 RP||(-RP)= ，則電路將會維持振盪。. 37.

(54) L1 C1. C1. L1 C1. Lp. Rp. Rs (a). (b). (c). 圖 3-8 (a)理想 LC 電路 (b)實際 LC 電路 (c)並聯等效電路. 交叉耦合對(Cross-coupled)可以產生一個負電阻，在兩邊的汲極端(drain)加入測詴電壓源 V，如圖 3-9 所示。. I. V Zin. M1. M2. 圖 3-9 交叉耦合對. 假設電晶體 M1 和 M2 的轉導 gm 相同，由下列推導(3-11) ~ (3-14)式得知，汲極端看入電阻 Zin=-2/gm。. Vgs1  Vgs 2  V. (3-11). I   g mVgs1  g mVgs 2. (3-12). 38.

(55) . I I  V gm gm. (3-13). V 2  I gm. (3-14). Z in . 3.5 在 LC 壓控振盪器的被動元件在設計 LC 振盪電路中，LC 共振腔是非常重要的環節。振盪頻率主要是由電感與電容決定，且共振腔的品質因素 Q (quality factor) 會影響 LC 振盪器的相位雜訊。LC 共振腔的品質因素為(3-15)式：. QLC-tank  QC // QL. (3-15). 由(3-15)式中，QC 為可變電容的品質因素，QL 為電感的品質因素。其中 QL＜QC，所以 LC 共振腔的品質因素主要由電感的品質因素決定，相對於 LC 振盪器的相位雜訊之優劣，關係著電感的設計。對電抗元件而言，(3-16)式為元件之品質因素 Q 的定義[17]，Q 是用來衡量此元件儲存能量的能力，當 Q 值越大表示該元件儲存能量的能力越佳。. Q  2. energy stored energy loss in one oscillation cycle. (3-16). 3.5.1 電感(Inductance) 上述曾提到電感的品質因素將影響相位雜訊之優劣。通常電感的品質因素可用(3-17) 式[18]表示：. Q.  LS RS.  substrate loss factor  self-resonance factor. 39. (3-17).

(56) LS 表示螺旋電感感值，可藉由 Green-house[19]求得，RS 表示為電感的寄生串聯電阻。 Substrate loss factor 是指在矽基底的能量損失因素。Self-resonance factorg 是指隨著頻率增加，而最大電能 Q 值會降低，且在自振頻率時，Q 值會消失。當 Self-resonance factor 為零時，可得自振頻率。低頻時，Substrate loss factor 與 Self-resonance factor 會趨近於一，此時 Q 值可以表示為 ωLS/RS。當頻率逐漸增加時，Q 值會逐漸下降，其主要受到矽基底損耗與自. 振的影響。由上述可知在設計電感在所需操作頻率下時，電感值盡量不能超過 Q 值最大時的頻率 fQmax，因為超過 fQmax 磁能會因為電能提升而下降，電感值將會呈現嚴重變動不再穩定。高頻時，電感積體化製程中，於標準 CMOS 製程將容易受到半導體基板 (Substrate)與金屬導線之雜訊干擾，主要原因為重摻雜(Heavily Doped)之基板將減少電感的品質因素，電感的品質因素主要受限於三個部份： I.. 金屬線損耗：電感金屬線圈本身的電阻，與金屬的長度、寬度、厚度還有其導電係數有關。典型的螺旋型電感(Spiral Inductance)等效電路如圖 3-10 所示。. Cp. Cox1 Rsub1. Rs. Ls. Csub1. Csub2. Cox2 Rsub2. 圖 3-10 典型的螺旋型電感等效電路圖. 圖 3-10 中，LS 為串聯電感，RS 為電感的等效電阻，Cox 為金屬繞線與矽積底之間的寄生電容，CP 為相鄰金屬線圈之間的耦合電容，Csub 為矽基底的寄生電容， 40.

(57) Rsub 維繫基底的等效電阻。由圖 3-10 與(3-17)式可知，選擇越上層與越厚的金屬層，電感的品質因數越好。 II. 電容耦合效應：電感對地的電容性耦合損耗，會使高頻電流透過電容 Cox 耦合流入基底，將經過矽基底 Csub 與矽基底電阻 Rsub 造成能量損失。因此選擇越上層金屬層將減少金屬繞線與矽基底之間的寄生電容 Cox。 III. 電磁性耦合效應：電磁性耦合損耗，主要是由集膚效應(skin effect)與渦漩電. 流(eddy current)所造成。 . 集膚效應(Skin effect):指當操作頻率上升，其電流不再帄均分佈在導體金屬內，而會集中在導體金屬表面流動。其集膚深度(skin depth)可表示為(3-18)式: 1  f . . (3-18). 由(3-18)式中，f 為操作頻率，µ 為導體金屬的磁性參數 (magnetically permeability)與 σ 為導體金屬的導電性 (conductivity)。而具有集膚效應的金屬其電阻 RS 可表示為(3-19)式: RS . 1. . .  f . (3-19). 由(3-19)式中，可知金屬的電阻會與頻率成正比，即頻率上升，電阻會隨著頻率開根號上升而增加。 . 渦流電流(Eddy current):因為 CMOS 製成的矽基底是具有導電性且因馬克斯威爾(Maxwell)方程式得知一個時變的磁場會使鄰近的導體感應出電流，如圖 3-11 所示[20]。. 41.