[PDF] Top 20 深次微米MOSFET穿隧漏電流、鎖定及靜電放電之研究

... 本計劃深入研究深次微米 MOSFET’s 可靠性的三項重要課題：穿隧漏電流，靜 電放電及電路鎖定，在穿隧漏電流方面， ... See full document

... 隨著積體電路包裝密度的增加，元件的尺寸也跟著縮小化，在互補式金氧半積體電路中，可靠度的工 程都一直扮演非常重 要的角色，在過去LATCH UP問題，總是困擾著積體電路工作者，因此大家無不想盡 方法去阻止LATCH UP的發生。所 以在先進製程中，不管從LAYOUT或製程技術上改善，均可大幅提高積體 電路的可靠度，但很不幸的，在這些改 善LATCH ... See full document

... 才能順利完成本論文的寫作，於此誠摯致上無限的謝意與感激；指導教授已多次指正 學生論文之失誤或不完整之處，若本論文中仍有小錯誤之處，皆由學生負責承擔。 在論文研究歷程中，承蒙閎康科技總經理謝詠芬博士，在整個實驗計畫上所提供 的協助與指導，並提供寶貴實務意見，在學生遇到瓶頸及困難時，總是不厭其煩且耐 心的教導，師恩浩瀚，永銘記在心。 ... See full document

... 另外我還要感謝交大男子排球隊的張振興教練以及所有隊友們，讓我在 研究的過程中能適當的紓解壓力，得以再度面對更多的研究難題。 由衷感謝敬愛的父母親王互先生及吳廷妹女士、哥哥王暢湘、弟弟王暢 君。有了您們的支持、鼓勵、陪伴和照顧，才能讓我順利完成學業。還要 謝謝女友高筱雯小姐，一路上陪伴著我。感謝所有幫助我、陪伴我一同成 ... See full document

... 0.18 微米的積體電路內部則僅使用 1.8V 的電壓準位來運作。可是外界傳輸的電路 訊號之電壓準位大都依然維持在 5V 或 ...訊號送入該積體電路內部。因此，先進之 深次微米互補式金氧半製程技術下的積體 電路非常需要此類混合電壓輸出入界面電 ... See full document

... 對剛進來的我有許多的指導與建議，讓我在實驗室能很快的適應；還有張智毅學 長，他一步步的指導我，讓我很多東西從不會到會，在短時間內能盡速的進步達 到要求，令我獲益良多。更要感謝工研院內的學長們，尤其是林昆賢學長，陳子 平學長，莊哲豪學長與陳世宏學長，讓我在工研院工讀的時期學到許許多多的待 人處世，做研究應有的態度與技巧，以及辦各種活動所需注意的事項，讓我在這 ... See full document

... 再來要感謝奈米電子與晶片系統實驗室的陳榮昇博士、張瑋仁博士、王文 傑、顏承正、蕭淵文、賴泰翔、陳穩義、林群祐等學長們，大家不僅在學業上互 相照顧幫忙，也共同為整個實驗室的運作和良好的傳統而一起努力，謝謝你們在 研究上耐心的幫助我解決任何遇到的問題，尤其是蕭淵文學長不時的幫忙與指 導，讓整個研究過程進行的相當順利。再來要感謝莊介堯、蒙國軒、陳世範、陸 ... See full document

... 而引發暫態觸發閂鎖效應。本論文所提出的實驗驗證及元件模擬技巧能提 供實用的研究分析工具，以期能進一步發展出能有效防止暫態觸發閂鎖效 應的電路設計技巧、佈局(Layout)準則、以及半導體製程技術。 由於目前為止沒有相關的元件層級實驗設置用於評估積體電路對系統 ... See full document

... 國立交通大學 電子工程學系 電子工程學系 電子工程學系 電子工程學系電子研究所 電子研究所 電子研究所 電子研究所碩士班 碩士班 碩士班 碩士班 Abstract (Chinese) 在奈米 CMOS 製程裡，積體電路的電晶體必須使用很薄的閘極氧化層去達成 ... See full document

... ESD 電路的設計，一路上不厭其煩的給予我更 正和指導，特別是柯教授認真及嚴謹的研究態度，還有指導學生的做人處事方法 等等。使我在靜電放電防護設計這個領域當中獲益不少。 另外還要感謝的是智原科技曾玉光博士在整個合作計畫上所提供的協助和 幫忙與指導，同是奈米電子與晶片系統實驗室的許勝福、蕭淵文、陳榮昇、張瑋 ... See full document

... Acknowledgements 致謝 首先要感謝的是我的指導教授 柯明道老師，在這碩士兩年紮實的訓練中， 從一開始的難以理解到對靜電放電防護設計的全盤認識，感謝老師不厭其煩地 給予我更正和指導，使我在靜電放電防護設計這個領域中受益匪淺，特別是老 ... See full document

... 有同在 527 研究室的同學和學長姐們，一起修課，做研究，偷閒時聊聊心中的快 樂與酸苦，並且交流研究的經驗與技巧。這些讓單調苦悶的生活增添許多色彩與 歡笑。 最後我要謝謝我的父母蒙志明先生和邱雪霞女士，和姊姊蒙秀婉小姐，給予 我物質上的協助，使我無後顧之憂，並且在我失去信心時給我的支持與鼓勵，而 從未對我失去過信心。這一直是我精神上最大的支柱。 ... See full document

... Abstract Drain leakage current at zero gate bias has been recognized as a major reliability issue in deep submicron MOSFET’s. In this project, we investigated various drain leakage current mechanisms. Hot carrier ... See full document

... 電子束微影是利用程式控制屏蔽板(beam blanker)外加一個偏壓去使電子束偏移， 對於設計好的圖樣進行曝寫。我們使用的是正型電子阻劑，正型電子阻劑受到電子束 照射後會破壞內部分子的鍵結，因為電子阻劑鍵結被破壞使其對於顯影液的溶解度增 加，這時在用顯影液就可以將被電子束照射過的區域的 PMMA 給清除掉。但缺點是 ... See full document

... 在此論文中，建立一個針對 n 型金氧半電晶體的高介電值絕緣層電子穿隧模 型。針對高介電值絕緣層穿隧電流的機制將會逐步地一一介紹。首先我們用複矽 晶閘極單氧化層的簡易結構來解釋其操作原理。這個原理包含四個關鍵的參數: ... See full document

... 值) 之閘氧化層，諸如 High-K[1-7]或是高濃度 電漿氮化閘氧化層[8-10]都是近一兩年內 半導體產業發展的重點。然而，受限於 High-K 閘氧化層的材料特性仍在研究階 段，其熱穩定性差且內部缺陷多，所以短 期內無法整合於先進之半導體製程中;相 對於 high-K 材料，高濃度電漿氮化閘氧化 製程與先進半導體製程相容性高，製程整 合容易，即使其氧化層材質 ... See full document

... 授在研究中指引的一句話： 「路慢慢行其修遠矣，吾將上下而求之索。」使 我獲益良多；同時，也謝謝博士班的李建志學長、許智育學長、李韋漢學 長。不僅是在研究上，或是在生活上，他們都給予我很大的幫助，每日的 噓寒問暖和導引研究方向，讓苦澀的研究生活多了許多溫暖，還有，我要 謝謝同學陳又正和湯侑穎，是他們陪伴我一起度過許多長夜，一起思考問 ... See full document

... 本研究針對未來極大型(ULSI)積體電 路所需之重要元件的設計問題進行前瞻性 的研究，其中包括元件縮小的準則、可靠 性問題、元件結構最佳化、元件模擬及模 式的建立、參數粹取的方法等。探討的元 件包括本體式金氧半場效電晶體、快閃記 憶元件、矽／二氧化矽絕緣場效電晶體 等。另外，本研究亦針對新的記憶體細胞 ... See full document

... controller 提升 P Gain 的靈敏度。在機械結構部分，為解決教學版 STM 存在的震 動雜訊和熱飄移現象，放棄舊有長方形的架構，改成圓形對稱的設計使各方向的 熱膨脹現象均勻，降低環境溫度對機台影響。而在教學版 STM 因為影像不時會 觀察到震動雜訊，為了加強避震系統對震動的抑制，研究型 STM 加入了磁鐵阻 尼陣列，利用導體在磁場中運動會在導體內產生 Eddy current 抵抗磁通量變化來 衰減 STM ... See full document

... 論文名稱：深次微米低壓次能帶隙電壓參考源電路設計 1.■同意 □不同意 本人具有著作財產權之論文全文資料，授予行政院國家科學委員會科學技術資料中心、國家圖書館及本 人畢業學校圖書館，得不限地域、時間與次數以微縮、光碟或數位化等各種方式重製後散布發行或上載 網路。 ... See full document